特許の英語（特許翻訳分野）

[Claims] 多層アニール誘導無秩序化

【特許請求の範囲】
【請求項１】
単一基板上に異なるバンドギャップを有する多層の量子井戸混合（ＱＷＩ）領域を生成する方法であって、
ａ）前記基板の表面の第１領域を、ＱＷＩ開始材料を利用してパターニングし、
ｂ）前記基板に第１の熱処理サイクルを行い、前記第１領域に第１のバンドギャップを生じさせ、
ｃ）前記基板の前記表面の、前記第１領域と異なる第２領域を、ＱＷＩ開始材料を利用してパターニングし、
ｄ）前記基板に第２の熱処理サイクルを行い、前記第２領域に第２のバンドギャップを生じさせ、累積バンドギャップを前記第１領域に生成し、前記累積バンドギャップでは前記第１および第２熱処理サイクルの結果が累積されている、
方法。
【請求項２】
請求項１に記載された方法であって、
ｅ）前記第１および第２領域とは異なる前記表面の第３領域において、前記基板表面をＱＷＩ開始材料でパターニングし、
ｆ）第３の熱処理サイクルを前記基板表面で行い、
（ｉ）第３領域に第３のバンドギャップを生じさせ、
（ｉｉ）第２領域に累積バンドギャップを生じさせ、前記第２領域の累積バンドギャップでは前記第２および第３熱処理サイクルの結果が累積されており、
（ｉｉｉ）前記第１領域に累積バンドギャップを生じさせ、前記第１領域の累積バンドギャップでは第１、第２および第３熱処理サイクルの結果が累積されている、
方法。
【請求項３】
請求項２に記載された方法であって、
ｇ）あらかじめＱＷＩ開始材料で覆われた前記表面の領域とは異なる、前記基板表面のその他の領域において、前記基板の前記表面をＱＷＩ開始材料でパターニングし、
ｈ）連続熱処理サイクルを行って前記その他の領域にバンドギャップを生じさせ、直前に行われたパターニング工程に先立ちＱＷＩ開始材料で予め覆われた他の領域に累積バンドギャップを生じさせ、それぞれの累積バンドギャップでは、対応する領域に対して行われる全熱処理サイクルの結果が累積されている
方法。
【請求項４】
請求項１乃至３の何れかに記載された方法であって、
ＱＷＩ開始材料で覆われていない前記基板の隣接する領域を、ＱＷＩ開始材料で覆う、方法。
【請求項５】
請求項１乃至４の何れかに記載された方法であって、熱処理サイクルの少なくとも一つは高速熱アニールサイクルを含む、方法。
【請求項６】
請求項５に記載された方法であって、熱処理サイクルの全ては高速熱アニールサイクルを含む、方法。
【請求項７】
請求項１乃至６の何れかに記載された方法であって、前記基板の領域をＱＷＩ開始材料でパターニングする方法は、
フォトレジストを前記基板上に付着し、
前記フォトレジストに、ＱＷＩ開始材料で覆われた前記基板の領域と同一の広がりを持つ窓を形成し、
前記ＱＷＩ開始材料を前記基板上に付着し
前記フォトレジストを前記基板からリフトオフする、
方法。
【請求項８】
請求項１乃至７の何れかに記載された方法であって、前記ＱＷＩ開始材料は高不純物材料を含む、方法。
【請求項９】
請求項８に記載された方法であって、前記高不純物は、硫黄、亜鉛、シリコン、フッ素、銅、ゲルマニウム、スズおよびセレンのうち１つあるいは複数を含む、方法。
【請求項１０】
請求項８または９に記載された方法であって、
前記高不純物材料は、硫黄、亜鉛、シリコン、フッ素、銅、ゲルマニウム、スズおよびセレンのうち１つあるいは複数を含む不純物を添加したシリカを含む、
方法。
【請求項１１】
請求項１乃至１０の何れかに記載された方法であって、
前記ＱＷＩ開始材料はスパッタ付着されている、方法。
【請求項１２】
請求項４に記載された方法であって、前記ＱＷＩ抑制材料はＰＥＣＶＤシリカ層を含む、方法。
【請求項１３】
請求項１乃至１２の何れかに記載された方法であって、
ある領域の前記ＱＷＩ開始材料は、前記第一熱処理サイクルを行った後、後続熱処理サイクルを行う前に、前記ＱＷＩ開始材料は、前記基板から除去される、
方法。
【請求項１４】
請求項１乃至１２の何れかに記載された方法であって、
ある領域上の前記ＱＷＩ開始材料は、前記後続熱処理サイクルのための前記基板上に保持される、
方法。
【請求項１５】
請求項１４に記載された方法であって、
ある領域上の前記ＱＷＩ開始材料は、全ての後続熱処理サイクルのための前記基板上に保持される、方法。
【請求項１６】
請求項１乃至１５の何れかに記載された方法であって、
ＩｎＰ／ＡｌＩｎＧａＡｓ基板上で利用される、方法。
【請求項１７】
請求項１乃至１６の何れかに記載された方法であって、前記熱処理サイクルのそれぞれの継続時間は、実質的に同一である、方法。
【請求項１８】
請求項１７に記載された方法であって、前記熱処理サイクルのそれぞれは、異なる温度で行われる、方法。
【請求項１９】
請求項１乃至１８の何れかに記載され、それぞれの熱処理サイクルに要するパラメーターを決定する方法であって、
連続熱処理の結果得られる累積バンドギャップの生成方法が、対称的か非対照的かを決定し、
前記方法が対称的である場合は、
複数の累積バンドギャップＢＧ1～ＢＧNのそれぞれに対し必要な熱処理条件を、熱処理のシーケンスＡN～Ａ1の間の少なくとも一つのサンプルの連続使用によって決定し、
ここで、ＡNは、Ａ1はＢＧN-1からＢＧNを得るための前記熱処理、Ａ2はＢＧN-2からＢＧN-1を得るための前記熱処理というように、ＢＧ0からＢＧ1を得るための前記熱処理であり、
前記方法が非対称的である場合は、
複数の累積バンドギャップＢＧ1～ＢＧNのそれぞれに対し必要な熱処理条件を、それぞれのバンドギャップに対してＡ1～Ａnの順で行う熱処理シーケンスの一部または全工程で、複数のサンプルを使用して決定する、
方法。
【請求項２０】
請求項１９に記載された方法であって、
（ｉ）最小累積バンドギャップＢＧ1をＮ番目の領域に得るために適した熱処理条件ＡNを設定し、
（ｉｉ）第１のサンプルに熱処理サイクルを行ってバンドギャップＢＧ1を得、
（ｉｉｉ）累積バンドギャップＢＧ2をＮ－１番目の領域に得るために適した熱処理条件ＡN-1を設定し、
（ｉｖ）前記第１のサンプルに、工程（ｉｉ）の後に熱処理サイクルＡN-1を行ってバンドギャップＢＧ2を得、
（ｖ）第２のサンプルに熱処理サイクルＡN-1を行い、さらにＡNを行って、バンドギャップＢＧ2´を得、
（ｖｉ）処理が対称的であるか、すなわちＢＧ2とＢＧ2´が等しいかを定め、等しい場合は工程（ｖｉｉ）から（ｖｉｉｉ）を行い、等しくない場合は工程（ｉｘ）を行い、
（ｖｉｉ）累積バンドギャップＢＧ3をＮ得るために適した熱処理条件ＡN-2を設定し、
（ｖｉｉｉ）前記第１のサンプルに、工程（ｉｖ）の後に熱処理サイクルＡN-2を行ってバンドギャップＢＧ3を得て、
（ｉｘ）前記累積バンドギャップＢＧn～ＢＧ1のそれぞれを得る累積熱処理サイクルＡ1～Ａnを、それぞれの累積バンドギャップのサンプルに対して設定する、
方法。
【請求項２１】
請求項２０に記載された方法であって、
さらなる累積バンドギャップを得るために適した熱処理条件を設定するために、および前記累積バンドギャップのそれぞれに対して工程（ｉｘ）を完遂するべく前記第一および後続のサンプルに対する熱処理サイクルを行うために、
工程（ｖｉｉ）と（ｖｉｉｉ）とを反復して行う、
方法。
【請求項２２】
請求項１乃至２１の何れかの方法を利用して製造された半導体光デバイス。
【請求項２３】
実質的に添付図面を参照してここに説明された方法。

1. A method for producing multiple quantum well intermixed (QWI) regions having different bandgaps on a single substrate, comprising the steps of: a) patterning the surface of the substrate with QWI-initiating material in first regions of the surface; b) conducting a first thermal processing cycle on the substrate to generate a first bandgap shift in the first regions; c) patterning the surface of the substrate with QWI-initiating material in second regions of the surface, distinct from said first regions; and d) conducting a second thermal processing cycle on the substrate to generate a second bandgap shift in the second regions, and to generate a cumulative bandgap shift in the first regions, the cumulative bandgap shift being the cumulative result of said first and second thermal processing cycles.

2. The method of claim 1 further including the steps of: e) patterning the surface of the substrate with QWI-initiating material in third regions of the surface, distinct from said first regions and said second regions; and conducing a third thermal processing cycle on the substrate to: (i) generate a third bandgap shift in the third regions, (ii) generate a cumulative bandgap shift in the second regions, the cumulative bandgap shift in the second regions being the cumulative result of the second and third thermal processing cycles; and (iii) generate a further cumulative bandgap shift in the first regions, the cumulative bandgap shift in the first regions being the cumulative result of the first, second and third thermal processing cycles.

3. The method of claim 2 further including the steps of: g) patterning the surface of the substrate with QWI-initiating material in other regions of the surface, distinct from all regions of the surface previously covered with QWI-initiating material; h) conducting a subsequent thermal processing cycle to generate a bandgap shift in the other regions, and to generate cumulative bandgap shifts in all regions previously covered with QWI-initiating material prior to the most recent patterning step, the cumulative bandgap shifts each being the cumulative result of all thermal processing cycles to which the respective region has been exposed since being first covered with the QWI-initiating material.

4. The method of any preceding claim further including the step of covering adjacent regions of the substrate not covered with QWI-initiating material with QWIW hibiting material.

5. The method of any preceding claim in which at least one of the thermal processing cycles comprises a rapid thermal anneal cycle.

6. The method of claim 5 in which all of the thermal processing cycles comprise rapid thermal anneal cycles.

7. The method of any preceding claim in which the steps of patterning regions of the substrate with QWI-initiating material comprises the steps of: depositing photoresist on the substrate; forming windows in the photoresist coextensive with the region of the substrate to be covered with QWI-initiating material; depositing the QWI-initiating material onto the substrate; and lifting the photoresist off the substrate. 8. The method of any preceding claim in which the QWI-initiating material comprises an impurity rich material.

9. The method of claim 8 in which the impurity comprises one or more of sulphur, zinc, silicon, fluorine, copper, germanium, tin and selenium.

10. The method of claim 8 or claim 9 in which the impurity-rich material comprises silica doped with one or more of the impurities sulphur, zinc, silicon, fluorine, copper, germanium, tin and selenium.

11. The method of any preceding claim in which the QWI-initiating material is sputter deposited.

12. The method of claim 4 in which the QWI-inhibiting material comprises a PECVD-silica layer.

13. The method of any preceding claim in which the QWI-initiating material from a given region is removed from the substrate after the first thermal processing cycle to which it is exposed and prior to a subsequent thermal processing cycle.

14. The method of any one of claims 1 to 12 in which the QWI-initiating material on a given region is retained on the substrate for subsequent thermal processing cycles.

15. The method of claim 14 in which the QWI-initiating material on a given region is retained on the substrate for all subsequent thermal processing cycles.

16. The method of any preceding claim used on an InP/AlInGaAs substrate.

17. The method of any preceding claim in which each of the thermal processing cycles is performed for substantially the same length of time.

18. The method of claim 17 in which each of the thermal processing cycles is performed at different temperatures.

19. A method for determining required parameters for each of the thermal processing cycles of the method of any preceding claim, comprising the steps of: determining whether the process for generating cumulative bandgap shifts resulting from successive thermal processing cycles is symmetric or asymmetric; if the process is symmetric, then determining the thermal process conditions required for each one of a plurality of cumulative bandgap shifts BGI to BGN by successive use of at least one sample through a thermal process sequence AN to Ai, where A1 is the thermal process required to obtain BGN from BGN_1; A2 is the thermal process required to obtain BGN_I from Bon 2; etc.; through to AN being the thermal process required to obtain BGl from BGo; and if the process is asymmetric, then determining the thermal process conditions required for each one of the plurality of cumulative bandgap shifts BGl to BGN by use of a plurality of samples through a partial or complete thermal process sequence in the order Ai to AN for each one of the bandgap shifts required.

20. The method of claim 19, further comprising the steps of: (i) establishing thermal processing conditions AN suitable for obtaining the smallest cumulative bandgap shift BGI of the Nth region; (ii) performing a thermal processing cycle on a first sample using AN to obtain bandgap shift BGz; (iii) establishing thermal processing conditions AN-1 suitable for obtaining the cumulative bandgap shift BG2 of the N-lth region; (iv) performing a thermal processing cycle on said first sample, after step (ii), using AN-1 to obtain bandgap shift BG2; (v) performing thermal processing cycles AN-, then AN on a second sample to obtain bandgap shift BGz'; (vi) establishing whether the anneal process is symmetric, i.e. if BG2 = BG2', and if so perfonning steps (vii) to (viii), otherwise performing step (ix); (vii) establishing thermal processing conditions AN-2 suitable for obtaining the cumulative bandgap shift BG3; (viii) performing a thermal processing cycle on said first sample, after step (iv), using AN-2 to obtain bandgap shift BG3; (ix) establishing cumulative thermal processing cycles A1 to AN for each one of the cumulative bandgap shifts BGN to BG1 on separate samples for each one of the cumulative bandgap shifts required.

21. The method of claim 20 further including the steps of: re-iterating steps (vii) and (viii) in respect of establishing thermal processing conditions suitable for obtaining further cumulative bandgap shifts and in respect of perfonning thennal processing cycles on the first and subsequent samples in order to complete step (ix) for each one of the cumulative bandgap shifts required.

22. A semiconductor optical device manufactured using the process of any one of claims 1 to 21. 23. A method substantially as described herein with reference to the accompanying drawings.

「特表2007-518254およびWO2005057638より引用」

多層アニール誘導無秩序化

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光半導体デバイスの形成時にエネルギーバンドギャップ（energy band gap）を変更するのに適した量子井戸混合（ＱＷＩ）技術に関する。特に、ＱＷＩ方法を空間制御し、ウエハ、デバイスおよび基板上でバンドギャップをさまざまにシフトさせるＱＷＩ技術に関する。
【背景技術】
【０００２】
ＱＷＩ技術の研究は数多く行われている。ＱＷＩ工程では、量子井戸を構成する薄膜層の組成が選択的に無秩序化され、各井戸の内部でエネルギーレベルが変化しエネルギーバンドギャップのずれが起こる。このため混合される材料の放射波長および吸収波長を変更することができる。
【０００３】
様々なＱＷＩ技術が開発されており、不純物誘導、不純物なし（誘電体キャップ）、インプランテーション誘導およびレーザー誘導法といった技術を含む。ＱＷＩはＧａＡｓ／ＡｌＧａＡｓおよびＩｎＰ／ＡｌＩｎＧａＡｓ（Ｐ）を含む一連の材料システムにおいて実証されている。
【０００４】
先行技術（先行技術文献は、本明細書の末尾に添付１として記載されている）における研究の大半は、２つのバンドギャップを得る処理を行うことを目的とし、低い方向にシフトした（名目上は成長したバンドギャップ）領域と、混合された領域との間で、大きく異なるシフトを得ることに主眼がおかれている。バンドギャップの制御を向上する様々な技術が提案されており、例えば様々な材料を用いるもの［１，２］、付着条件に関するもの[３，４]、化学量論に関するもの [５]、不純物のない処理において誘電体キャップの寸法[６]と厚さ［７－９］に関するもの、イオン照射量[８，１０]、レーザー照射[１１－１４]、表面被覆および分解効果[１５]、および上述した研究の中で最も一般的なものとして、アニール処理温度と継続時間に関するものがある。しかしながら、これらの方法の全てが、単一ウエハ上に複数の、すなわち２つよりも多数のバンドギャップを生成するために利用されるわけではない。
【０００５】
一般的に、複数バンドギャップは、コア二重バンドギャップ処理と以下に示す方法とを共に利用して生成することができる。
１．繰り返しの、[１０、１５－２１]および／または様々な量の、照射－アニール [１２－１４]の組合せ、
２．様々な材料[２－５]の、および界面効果[２－５]の、誘電体キャップを選択、
３．ＱＷＩバリアマスク[７，９，２５，２６]と様々な厚さ[７，８]、
４．空間／解像効果[６、１５]
ＱＷＩ技術は数多くあるが、これらの技術を用いて制御された仕方で複数バンドギャップを共通基板上に規定する先行技術は不足している。
【０００６】
第１の先行技術による方法は、イオンインプランテーションとプラズマ照射の繰返しサイクルと、高温高速アニール（ＲＴＡ）処理とを行い、所望バンドギャップを得る高速アニール（ＲＴＡ）処理に基づく[１０、１５－２１]。この方法は、量子井戸レーザー[１７，２７]の波長と赤外光検出器[２０，２１]とを調整するために利用されている。繰返し工程は、単一アニール処理で得られる累積ずれ[１７－２０、２８]よりも大きい累積ずれを得るために利用される。
【０００７】
上述の方法を利用して、選択された領域で複数バンドギャップを得るためには、[２０]に示されるように、この領域に対しパターニングし、インプランテーション／アニール処理サイクルを施し、この処理を所望バンドギャップのそれぞれに対して繰り返す。
【０００８】
アニール処理条件を利用して混合の量を制御する場合は、事情はより複雑である。ＲＴＡ処理の影響は、ＲＴＡ処理を受ける順序に関わらず、全バンドギャップ領域に及び、したがって先に作られたバンドギャップをシフトさせる可能性がある。インプランテーション／アニール処理組合せサイクルでは、パターニングと照射処理を最初に行い、後に通常のアニール処理を行うことにより、この問題を避けることができる。
【０００９】
文献[２９]では、アニール処理を、犠牲イオン注入層に複数回行って、複数バンドギャップを作った。犠牲イオン注入層は、後に続くアニール処理でバンドギャップシフトを得る必要のない領域から、選択的に除外されている。犠牲層が除外された領域では、ＱＷＩ抑制がなされ、後に続くアニール処理により、この領域には実質的にバンドギャップシフトが起こらなかった。
【００１０】
しかしながら、このような方法は、ＱＷＩＲＴＡ可能処理においては行えない。ＱＷＩＲＴＡ可能処理では、特にスパッタリング誘導無秩序化（ＳＩＤ）処理において、不純物拡散および／または誘電体キャップによってシフトが誘導される。ＳＩＤ処理は不純物をスパッタ付着、（例えば材料表面に硫黄、亜鉛、シリコン、フッ素、銅、ゲルマニウム、スズ、セレンなどを付着）し、高温アニール処理を行う。ＰＥＣＶＤで付着させた珪酸層の基板の、対応する領域を保護することにより、ＱＷＩ抑制（バンドギャップシフトなし）が行われる。
【００１１】
アニール処理中における、欠陥の高温誘導生成および相互拡散は、混合の主となる機構であるが、後のアニール工程による欠陥／不純物源を除去したとしても必ずしも完全に抑制できない。言い換えれば、照射／露光ベースの処理では、混合剤（例えば[２９]のインプランテーション量または欠陥層）は特定の混合段階に限って作用するのに対し、キャップベースの処理では、ＱＷＩ開始キャップを除去したとしても、後の混合工程における混合剤の作用を完全に抑制することはできない。したがって、後者の場合、後続のＲＴＡ処理のそれぞれは、前の工程で得られたシフトに対し制御不可能な影響を与える。
【００１２】
第２の先行技術［１５，１６］、その他においては、誘電体キャップを利用してアニール処理継続時間を変化させてＱＷＩシフトを制御することが提案されている。しかしながら、誘電体キャップと複数アニール処理の併用について述べているのは、［１６］のみである。ＩｎＧａＡｓ／ＩｎＡｌＡｓ多層量子井戸（ＭＱＷ）構造を、Ｓｉ3Ｎ4誘電体キャップの付着によって部分的に無秩序化し、続いてＲＴＡ処理を８５０℃で１から５秒間繰返しおこなった。上記の処理を行った理由は、単一アニール処理によって得られる累積ずれ（４３ｎｍ）よりも大きい累積ずれを得るためである。文献［１６］は単一基板上に複数バンドギャップを生成することを考慮していないし、先に混合された領域でさらに生成される不要のずれを克服するという問題を考慮していない。
【００１３】
本発明の目的は、不純物拡散および／または誘電体キャップに基づいたＱＷＩを利用して、単一デバイス基板上に複数のバンドギャップシフトを与えるＱＷＩ方法を提供することである。
【００１４】
本発明では一つの態様として、単一基板上に異なるバンドギャップを有する多層の量子井戸混合（ＱＷＩ）領域を生成する方法が提供される。この方法は、次のステップを含んでいる。
ａ）前記基板の表面の第１領域を、ＱＷＩ開始材料を利用してパターニングし、
ｂ）前記基板に第１の熱処理サイクルを行い、前記第１領域に第１のバンドギャップを生成し、
ｃ）前記基板の前記表面の、前記第１領域と異なる第２領域を、ＱＷＩ開始材料を利用してパターニングし、
ｄ）前記基板に第２の熱処理サイクルを行い、前記第２領域に第２のバンドギャップを生成し、累積バンドギャップを前記第１領域に生成し、前記累積バンドギャップでは前記第１および第２熱処理サイクルの結果が累積されている。
【００１５】
本発明では別の態様として、上記のように規定された方法においてそれぞれの熱処理サイクルに要するパラメーターを決定する方法が提供される。この別の態様は、
連続熱処理の結果得られる累積バンドギャップの生成方法を、対称的か非対照的か決定し、
前記方法が対称的である場合は、
複数の累積バンドギャップＢＧ1～ＢＧNのそれぞれに対し必要な熱処理条件を、熱処理シーケンスＡN～Ａ1の間の少なくとも一つのサンプルの連続使用によって決定し、
ここで、ＡNは、Ａ1はＢＧN-1からＢＧNを得るための前記熱処理、Ａ2はＢＧN-2～ＢＧN-1を得るための前記熱処理というように、ＢＧ0～ＢＧ1を得るための前記熱処理であり、
前記方法が非対称的である場合は、
複数の累積バンドギャップＢＧ1～ＢＧNのそれぞれに対し必要な熱処理条件を、それぞれのバンドギャップに対してＡ1～Ａnの順で行う熱処理シーケンスの一部または全工程で、複数のサンプルを使用して決定する。
本発明の具体例について、添付図面を参照し、実施例を用いて詳述する。
【００１６】
本発明の方法により、複数のバンドギャップを、制御された方法で複数の混合工程を経て、同一のウエハまたは基板上に画定することができる。本発明の方法は、とりわけ、半絶縁性（ＳＩ）ＩｎＰ基板上でＡｌ－四元ＩｎＰ材料（Al-quaternary InP material）に適合するので、高周波光電子デバイス製造に利用することができる。そのため素子集積可能性が高くなり、従って、必要に応じてバンドギャップに同調した能動素子および受動素子を、光集積回路および／または単一集積デバイスの要素として共通基板上に製造することができる。例えば、半導体光増幅器（ＳＯＡ）により増幅された変調器、光検出器、スイッチ、外部共振型レーザー（extended-cavity laser）、波長離調レーザーアレイ（wavelength-detuned laser array）、デマルチプレクサなどである。
【００１７】
複数のずれが不純物拡散および／またはＱＷＩ開始誘電体キャップにより誘起される、大抵のＲＴＡ可能なＱＷＩ方法においては、最初にアニールを施した後、ある熱処理工程の後にＱＷＩ開始誘電体キャップを除去すると、次の熱処理工程で得られるずれにほとんど影響を及ぼさない、ということが立証されている。換言すれば、第１のＱＷＩ工程の後で、量子井戸開始キャップを付して得たずれと、量子井戸開始キャップを付さずに得たずれは、ほとんど同一である。この効果を図１に示す。
【００１８】
図１は、様々なＱＷＩ方法により得られるフォトルミネセンス波長ずれを、バンドギャップを直接測定して示したものである。実線１０で示す参照サンプルにおいては、基板にＱＷＩ開始キャップが付されていない。点線１１で示す第１サンプルでは、アニール処理工程１の際には、ＱＷＩ開始キャップを付し、続くアニール処理工程２では外す。対照のために、破線１２で示す第２サンプルでは、アニール処理工程１の際、ＱＷＩ開始キャップを付し、そのまま次のアニール処理工程２を行う。点線１１と破線１２を比較すると明らかなように、最初のアニール処理工程の後にＱＷＩ開始キャップを外しても、第２のアニール処理に誘起されるずれにはわずかな影響しか与えない。アニール処理工程１とアニール処理工程２は、ＩｎＰ／ＩｎＡｌＧａＡｓ材料の多層量子井戸構造において６１５℃で２分間の等温アニールを行う。
【００１９】
その後の処理、例えばＱＷＩ開始層と接触する上部半導体層の除去などでは、次の熱処理に伴うバンドギャップすれを完全に抑制することは通常はできない。図２は、アニール未処理サンプル（分布２０）、及び、７５０℃で３分間アニール処理したサンプル（分布２１）について、基板の深さ方向（エッチング時間を秒単位で示したもの）に対するＱＷＩ開始不純物濃度（例では銅）の分布を示す。このデータは、ＳＩＭＳによって測定されたものである。量子井戸開始キャップ層２２、不純物濃度の高いＩｎＧａＡｓ層２３、量子井戸２４及び支持基板２５をグラフの右側に示す。数多くの不純物材料が量子井戸開始に利用され得ることに注意されたい。不純物材料には硫黄、亜鉛、シリコン、フッ素、銅、ゲルマニウム、スズおよびセレンなどが含まれる。
【００２０】
不明確さを避けるために述べておくと、本明細書と請求の範囲では、明確かつ簡潔な表現として‘基板’という語を一般的な意味で用いており、その意味には機械的支持を行う‘当初’の基板２５と次の処理工程により当初基板上部に存在する材料層すべてとを含む。換言すれば、‘基板’という表現は、一つの処理または複数の別の処理（例えば層成長または熱処理）を施す、すでに処理された材料または層の全体を指す。当初の‘生材料’基板は機械的支持基板と称することにするが、この当初基板も処理中に物理的化学的特徴が変化することに注意されたい。
【００２１】
ＱＷＩ開始キャップを付したアニール処理前後の、ＳＩＭＳ分析により測定したＱＷＩ可能不純物の濃度分布に示されるように、不純物の材料への浸透は非常に深く、量子井戸を含む活性領域よりも下方に浸透している。初期アニール処理工程を受け材料内へ高濃度で浸透した不純物は、仮に、最上層の不純物供給源を除去しても、次のアニール処理でさらに混合を起こすことができる。従って、ＱＷＩ開始層２２（または下層２３）を除去して更なるバンドギャップを抑制することは、大抵の方法ではさほどうまくいかない。
【００２２】
本発明の多層アニール処理を、上述した２重バンドギャップＳＩＤ処理を用いて、ＳＩ ＩｎＰ基板上でＩｎＰ／ＩｎＧａＡｚ材料の複数バンドギャップ混合に関して説明する。
【００２３】
図３に、デバイス基板上でＩｎＰ／ＡｌＩｎＧａＡｓ材料を混合し４つのバンドギャップ（すでに成長したものを含む）を得るための処理方法を示す。図３－１は、すでに成長したエピウエハ構造の最上半導体層３０を示す。目標バンドギャップは、ずれの大きさが小さい方から順に、ＢＧ0、ＢＧ1、ＢＧ2、ＢＧ3と称する。ＢＧ0はすでに成長した（混合されていない）バンドギャップに相当する。
【００２４】
工程２（図３－２）で、基板３０はＰＥＣＶＤシリカ層３１で一面を覆われている。
【００２５】
工程３（図３－３）で、フォトレジスト層３２ａが、ウエハ上に付着され、フォトリソグラフィ法により、最大バンドギャップＢＧ3を目標とする領域３３を露出するようにパターニングされる。
【００２６】
工程４（図３－４）で、露出した窓３３に関して、ＰＥＣＶＤシリカ層３１がＨＦエッチング液を用いたウェットエッチング法により除去される。
【００２７】
工程５（図３－５）で、不純物層およびシリカ層を構成するＱＷＩ開始キャップ３４ａが、ウエハ上にスパッタされる。
【００２８】
工程６（図３－６）で、従来のフォトレジストリフト処理により、フォトレジスト層３２ａと重なる全領域においてＱＷＩ開始キャップ３４ａがリフトオフされ、ＱＷＩ開始キャップ３４ａは領域３３のＢＧ3に残され、ＱＷＩ抑制ＰＥＣＶＤ層３１はＱＷＩが抑制されるべき全領域に残される。
【００２９】
工程７（図３－７）で、ウエハが、高温ＲＴＡにより混合され、バンドギャップ領域３３ａが生成される（後に最大バンドギャップＢＧ3となる）。
【００３０】
工程８（図３－８）で、フォトレジスト層３２ｂがウエハ３０上に付着され、フォトリソグラフィ法により、第２に大きいバンドギャップＢＧ2を目標とする領域３５を露出するようにパターニングされる。
【００３１】
工程９（図３－９）で、露出窓３５のＰＥＣＶＤシリカ３１が、ＨＦエッチング液を用いたウェットエッチング法により除去される。
【００３２】
工程１０（図３－１０）で、不純物層およびシリカ層を構成するＱＷＩ開始キャップ３４ｂが、ウエハ上にスパッタされる。
【００３３】
工程１１（図３－１１）で、従来のフォトレジストリフト処理により、フォトレジスト層３２ｂと重なる全領域においてＱＷＩ開始キャップ３４ｂがリフトオフされ、ＱＷＩ開始キャップ３４ｂは領域３５のＢＧ2に残され、ＱＷＩ抑制ＰＥＣＶＤ層３１はＱＷＩが抑制されるべき全領域に残される。
【００３４】
工程１２（図３－１２）で、ウエハが、高温ＲＴＡにより混合され、バンドギャップ領域３６ａが生成され（後に第2に大きいバンドギャップＢＧ2となる）、さらに領域３３ｂのバンドギャップＢＧ3を変更する。
【００３５】
工程１３（図３－１３）で、フォトレジスト層３２ｃがウエハ３０上に付着され、フォトリソグラフィ法により、最も小さいバンドギャップＢＧ1を目標とする領域３７を露出するようにパターニングされる。
【００３６】
工程１４（図３－１４）で、露出窓３７のＰＥＣＶＤシリカ３１が、ＨＦエッチング液を用いたウェットエッチング法により除去される。
【００３７】
工程１５（図３－１５）で、不純物層およびシリカ層を構成するＱＷＩ開始キャップ３４ｃが、ウエハ上にスパッタされる。
【００３８】
工程１６（図３－１６）で、従来のフォトレジストリフト処理により、フォトレジスト層３２ｃと重なる全領域においてＱＷＩ開始キャップ３４ｃがリフトオフされ、ＱＷＩ開始キャップ３４ｃは領域３７のＢＧ1に残され、ＱＷＩ抑制ＰＥＣＶＤ層３１はＱＷＩが抑制されるべき全領域に残される。
【００３９】
工程１７（図３－１７）で、ウエハが、高温ＲＴＡにより混合され、バンドギャップ領域３８が生成され（バンドギャップＢＧ1生成）、さらに領域３６ｂのバンドギャップを変更しバンドギャップＢＧ2とし、領域３３ｃのバンドギャップを変更しバンドギャップＢＧ3とする。
【００４０】
工程１８（図３－１８）で、ＱＷＩ抑制キャップ層３１と同様にＱＷＩ開始キャップ層３４ａ、３４ｂおよび３４ｃは、ＨＦエッチング液を用いたウェットエッチング法により除去される。その結果、バンドギャップＢＧ0を有する領域３９（ずれていない）、バンドギャップＢＧ1を有する領域３８、バンドギャップＢＧ2を有する領域３６ｂ、およびバンドギャップＢＧ3を有する領域３３ｃが形成される。
【００４１】
上述の処理により、基本的には、異なるバンドギャップを幾つでも作ることができる。
【００４２】
最終アニール工程（工程１７以後）を開始するまでは、目標バンドギャップＢＧ0～ＢＧ3の位置を完全に規定することはできないことに注意する。アニール工程によりバンドギャップＢＧ0からＢＧ3をつくる、領域０から３における混合量の発展を図４に示す。ずれが全領域において生成されない事例を図４－１に示す。図４－２、４－３及び４－４に示す各々のアニール工程により、ＱＷＩ開始キャップを付して何回もアニール処理を受ける領域において、ずれが蓄積されており、図４－４に示す最終アニール工程が終了して初めて目標ずれＢＧ0～ＢＧ3ができる。
【００４３】
一般的に認識されていることであるが、上述の処理は、基板表面の第１領域において表面をＱＷＩ開始材料でパターニングし、表面に第１の熱処理を行って第１領域に第１のバンドギャップを生成し、前記第１領域とは区別された基板表面の第２領域において、表面をＱＷＩ開始材料でパターニングし、表面に第２の熱処理を行って第２領域に第２のバンドギャップを生成し、第１および第２熱処理サイクルの結果、第１領域に累積バンドギャップを生成する。
【００４４】
さらに後の工程で、前記第１および第２領域とは異なる基板表面の第３領域において、前記基板表面をＱＷＩ開始材料でパターニングし、第３の熱処理サイクルを前記基板表面で行い、（ｉ）第３領域に第３のバンドギャップを生成し、（ｉｉ）第２領域に累積バンドギャップを生成し、前記第２領域の累積バンドギャップでは前記第２および第３熱処理サイクルの結果が累積されており、（ｉｉｉ）前記第１領域に累積バンドギャップを生成し、前記第１領域の累積バンドギャップでは第１、第２および第３熱処理サイクルの結果が累積されている。
【００４５】
この後、さらにバンドギャップを得るため、さらに工程を追加することができる。即ち、予めＱＷＩ開始材料で覆われた前記表面の領域とは異なる、前記基板表面のその他の領域において、前記基板の前記表面をＱＷＩ開始材料でパターニングし、連続熱処理サイクルを行って前記その他の領域にバンドギャップを生成し、直前に行われたパターニング工程に先立ちＱＷＩ開始材料であらかじめ覆われた他の領域に累積バンドギャップを生成し、それぞれの累積バンドギャップでは、対応する領域に対して行われる全熱処理サイクルの結果が累積されている。
【００４６】
図５に示すのは上述した処理についての実験的実証結果であり、ＩｎＰ／ＡｌＩｎＧａＡｓＭＱＷ材料の中で、２０ｎｍ、３０ｎｍおよび４０ｎｍの目標フォトルミネセンスずれが得られている。上記結果は、３回の連続するアニール処理を、同一継続時間（２分）、異なる温度（６０５℃、６１０℃、６４６℃）で実行した後、コアＳＩＤ処理を用いて得られたものである。各アニール処理の中間ずれも示す。
【００４７】
先に指摘したように、ＱＷＩずれは、アニール処理の温度と時間の組合せにより制御できる。ＳＩＤ処理を用いるとより詳しく実証され、その結果を図６に示し、アニール処理温度－時間－バンドギャップ空間の３次元表面と（図６ａ）等高線（６ｂ）とで示す。１つのサンプルを順次に等温アニール処理し各工程後にフォトルミネセンスずれを測定して、その処理を異なるサンプルに対しある温度範囲で繰り返し、データを得る。一連の個々のアニール処理により得たずれと、単一の長時間アニール処理を合計継続時間と同一に施して得たずれとは、ほとんど同一であった。
【００４８】
上述した処理により、２つのバンドギャップ（すなわち成長したバンドギャップとＱＷＩバンドギャップ）のみを得る従来の単一アニール処理により得たバンドギャップと、同一範囲のずれを達成することができる。さらに、恣意的に間隔を開け順次増加していくバンドギャップを多数得ることができる。これは図６ａおよび６ｂのデータの連続性から明らかで、継続時間と温度を同一にした一連のアニール処理を、多様な継続時間と温度で行う単一のアニール処理で取って代わることができる、単一アニール処理で生じるずれは一連のアニール処理と同一である。（ずれとはすなわち、図６ｂの同一ずれに関する等高線上に存在する点で表される）。
【００４９】
同じことが一連の非等温アニール処理を様々な継続時間で行う際にも言えるが、ただし合計したずれの量は、バンドギャップを２つ作る処理で得られるずれの合計（アニール処理の温度と時間との関数として表されるバンドギャップの飽和度）より小さい。しかしこの仮説は、図６に似た特異点を示す文献１６に見られるように、単一アニール処理で得られないずれを得るために複数回のアニール処理を利用する技術には適用されないことに注意されたい。その場合は、ここに述べた一般的な概念を利用することは可能であるが、バンドギャップの組み合わせ方は限られる。
【００５０】
各処理につき一意のアニール処理条件（温度と継続時間）で複数アニール処理をＮ回行って各アニール処理をＡ1からＡNで表すとき、ずれが無いバンドギャップをＢＧ0とし、バンドギャップをＢＧ1からＢＧNと表してＢＧNのバンドギャップずれをＮと定義する。最小バンドギャップＢＧ1は最終アニール処理工程ＡNにより得られ、これをＡN（ＢＧ0）＝ＢＧNと表す。反対に、最大バンドギャップＢＧNは全アニール処理工程Ａ1からＡNにより得られ、これをＡ1→Ａ2→…→ＡN（ＢＧ0）＝ＢＧNと表す。
【００５１】
Ｎ＝２の最も簡単な事例の場合、すなわちＡ2を得るためＡ2（ＢＧ0）＝ＢＧ1を行った場合であるが、アニール条件Ａ1は常にＡ1→Ａ2（ＢＧ0）＝ＢＧ2となる。このことは、上述したように、一連のＡ1→Ａ2処理は、様々な条件のもと単一アニール処理を行い同一量のずれを生成することに、取って代わられるという仮定に基づく。したがって、一般的にバンドギャップＮの場合、Ｎ番目のバンドギャップを定義するには、所望のずれＢＧnをアニール処理ＡN-n+1の重ね合わせとして、および一連のアニール処理ＡN-n+2→…→ＡNすべての組合わせとして表すことができ、各アニール処理は単一アニール処理と置き換え可能である。上述のようにこの事例はＮ＝２の場合に要約され、処理の実現可能性を証明している。
【００５２】
特定の目標バンドギャップを念頭において複数アニール処理を実現させるために、各アニール処理工程においてアニール処理条件（アニール処理温度と時間）を設定する必要がある。複数アニール処理条件のより完全な状態を見出すためには非常な時間と労力を要する。したがって、最小限の手間で必要とする条件を得るための戦略的アプローチが提案され、設計されている。
【００５３】
好ましくは、複数アニール処理の完全な状態を見出すためには、小試片を用い、その小試片はＱＷＩ開始材料キャップで覆われたアニール未処理材料から切り取られたものである。この方法では、複数フォトリソグラフィーおよびスパッタリング工程は必要とされない。その方法を図７のブロック図に示す。
【００５４】
工程７１では、最小バンドギャップＢＧ1を得る工程ＡNを行うための熱条件が設定される。
【００５５】
工程７２では、ＢＧ1に混合された前工程のサンプルを利用して、工程ＡN-1を行うための条件が設定される。アニール処理の順番が逆になっていることに注意する、すなわち、ＡN→ＡN-1はＡN-1→ＡNの逆である。
【００５６】
工程７３では、アニール処理は正の順に行われ、すでに成長したサンプルＢＧ0を利用してＡN-1→ＡNの順に行われる。逆および通常の順でアニール処理を行って得られる２つのずれを比較し、処理の対称性を確認する。アニール処理を行う順が、ずれの総計に効果を及ぼさない場合、アニール処理の順は対称的、すなわち可逆的である。このことの大部分は、材料と、利用するコア二重バンドギャップ処理との組合せに依存する。アニール処理を行う順が、ずれの総計に効果を及ぼす場合、アニール処理の順は非対称的、すなわち非可逆的である。
【００５７】
処理が対称的である場合、工程７４で、次工程ＡN-2のアニール処理条件は、前工程で得たＢＧ2バンドギャップサンプルを利用して設定される。これにより必要となるアニール処理条件を調べるための調整処理が非常に簡単になり、複数のＢＧ2バンドギャップサンプルを同時に作成することができるし、最も単純な単一アニール処理の事例で示したように、最適アニール処理パラメーターＡN-2を調べるためＢＧ2バンドギャップサンプルを利用することができる。
【００５８】
さらなるバンドギャップが必要となる場合、工程７５で、後の各バンドギャップを得るため工程７４の処理を繰り返し行う。
【００５９】
工程７６で、全アニール処理を正の順Ａ1→Ａ2→…→ＡN（ＢＧ0）＝ＢＧNで行い、全工程の条件を確認する。
【００６０】
工程７３および／または７６のテスト条件が満たされない場合、工程７７で、処理は非対称的であり、厳しい調整処理を行わねばならない。その処理には、各工程が完全な状態に近づくように、未使用のＢＧ0サンプルのみを利用する。特にバンドギャップＢＧ2に対して、パラメーターＡN-1を繰り返すときには毎回、先に設定されていたアニール処理ＡNに従わなければならない。その後はじめて、ＰＬを測定しＡN-1を調節する。
【００６１】
さらなるバンドギャップが必要となる場合、工程７８で、後の各バンドギャップを得るため工程７７の処理を繰り返し行う。一般的に、バンドギャップＢＧn+1に対して、対応するアニール処理パラメーターＡN-n（ＢＧ0）を繰り返すときには毎回、先に設定されていた全アニール処理ＡN-m→…→ＡN（ｍ＝（ｎ－１）…１）に従い、その後はじめてＡN-nを調整する。
【００６２】
上記処理が正しく行われれば、工程７６で、Ａ1→Ａ2→…→ＡN（ＢＧ0）＝ＢＧNの条件を確認する。
【００６３】
工程７９で、図３に示す順序で、完結された複数アニール処理Ａ1…ＡNを、全ウエハにわたって確認する。
【００６４】
すでに定着していることであるが、複数アニール処理のうちほとんどは、処理が非対称的であり、したがって工程７７および７８の厳しい処理に準拠する必要が生じる。
【００６５】
ＱＷＩのギャップ調節は、温度のみを確認しながら行って、全アニール工程Ａ1…ＡNの継続時間は等しくすることが望ましい。アニール処理時間が短いため混合率が試片の寸法に影響されてしまうために処理の結果がウエハ全域と小試片とで異なるという危険を、この方法により最小限に抑えることができる。
【００６６】
上記の実施例は、不純物を用いたＱＷＩ開始層に関して記したものだが、その他の量子井戸開始材料と技術を用いて混合処理を開始し、促進すなわち成長させてもよい。例えば、不純物を含まない誘電体キャップと、スパッタされた材料（例えばシリカ）と、プラズマ／スパッタ損傷と先行技術に準拠した技術などとを含む。
【００６７】
上記の実施例は、ＰＥＣＶＤシリカ層のＱＷＩ開始層に関して記したものだが、その他の量子井戸開始材料と技術を用いて混合処理を抑制し、沈静すなわち妨害してもよい。例えば、スピンオンガラスと、スパッタされたシリカなどとを含む。
【００６８】
発明を実施すれば多くの利点が提供される。それぞれのＱＷＩ工程の後にＱＷＩ開始層を除く必要がない。最終工程を経た後にまとめて除くことができる。それぞれの混合工程の後でＱＷＩ抑制層を付着する必要がない。当初の付着層は信頼に耐えうる。大きさを恣意的に設定したバンドギャップを多数生成することができる。その処理は多岐にわたる様々な材料システムと交換可能であり、たとえば半絶縁性ＩｎＰ基板上に設けたＡｌ－四元ＩｎＰ材料システム（Al-quaternary InP material systems）を含む。
その他の実施例は添付する特許請求の範囲に含まれている。

MULTIPLE ANNEAL INDUCED DISORDERING The present invention relates to quantum well intermixing (QWI) techniques suitable for modifying all energy balldgap during the formation of optical semiconductor devices. In particular, the invention relates to QWI teclmiques in which spatial control of the QWI process can be effected so as to achieve differing bandgap shifts across a wafer, device or substrate surface.

A vast body of research exists in the field of QWI. The QWI process consists in the selective disordering of the composition of the thin layers that form quantum wells, which results in a change of energy levels within each well causing the energy bandgap to shift. This allows one to alter the emission and absorption wavelengths of the intermixed material.

A variety of QWI techniques have been developed including: impurity-induced, impurity free (dielectric cap), implantation-induced and laser induced methods. QWI has been demonstrated in a range of material systems, including GaAs/AlGaAs and InP/AIInGaAs (P).

Much effort recorded in the prior art (prior art references are given in the Annex to this description, as referred to in square parentheses) has been directed to achieving a dual-bandgap process, where the emphasis is on obtaining a large differential shift between areas of reduced shift (nominally the as-grown bandgap) and intermixed areas. Various techniques have been proposed to enhance control over bandgap shifts, e. g. varying the material [1, 2], deposition conditions [3,4], stoichiometry [5], size [6] and thickness [7-9] of the dielectric cap in impurity-free processes; ion irradiation dose [8, 10], laser exposure [11-14], surface coverage/resolution effects [15], and, most commonly, anneal temperature and duration in almost all of the above reports. Not all of these approaches, however, can be used to create multiple, i. e. greater than 2 bandgaps on a single wafer-by temperature adjustment alone one cannot obtain more than one shift.

Most generally, multiple bandgaps can be created using a core dual-bandgap process with one of the following approaclles : 1. Repeated [10,15-21]/variable dose [12-14] exposure-anneal combinations ; 2. Choice of dielectric caps of different material [2-5] and interface effects [1, 22-24] ; 3. QWI barrier masks [7,9, 25,26] and caps of varying thickness [7, 8] ; and 4. Spatial/resolution effects [6, 15] Despite the abundance of QWI techniques, there is a scarcity of prior art where these teclmiques could be used in a controlled manner to define multiple bandgaps on a common substrate.

A first prior art approach is based upon use of repetitive cycles of ion-implantation/plasma exposure and rapid thermal anneal (RTA) at high-temperature to obtain required bandgap shifts [10, 15-21]. This approach has been used to tune the wavelength of quantum-well lasers [17, 27] and infrared photodetectors [20,21]. Repetitive steps are employed to achieve larger cumulative shifts than those attainable with a single-anneal process [17-20, 28].

To achieve multiple bandgaps in selected areas using the above approach, one needs to pattern these areas and expose them to the illlplantatioll/amleal cycle, repeating the procedure for each shifted bandgap required, as suggested in [20]. Here, the underlying assumption is that subsequent intermixing cycles have no effect on the shifts in the areas processed at earlier stages as long as they are protected during subsequent exposures.

This assumption is believed to be true for a range of ion-implantation techniques, as the shifts are best controlled by adjusting the irradiation dose [18, 20].

The situation is more complicated where anneal conditions are used to control the amount of intermixing. RTA affects areas of all bandgaps regardless of the order in which they were exposed, thus possibly shifting the bandgaps created previously even further. In the case of a combined implantation/amleal cycle, one can circumvent this problem by carrying out the multiple patterning and irradiation steps first, followed by a common anneal step at the end.

In report [29], multiple bandgaps were created using multiple anneals with a sacrificial ion implant layer, which was selectively removed in areas requiring no further shifting during subsequent anneals. In locations where the sacrificial layer was removed, QWI suppression was achieved such that subsequent anneals caused substantially no further bandgap shift in those locations.

Such a solution is not possible, however, in QWI RTA-enabled processes where shifts are induced through impurity diffusion and/or by dielectric caps, in particular, in a sputtering-induced disordering (SID) process. The SID process involves sputter deposition of all impurity (such as sulphur, zinc, silicon, fluorine, copper, germanium, tin, selenium, etc onto the material surface) followed by a high-temperature anneal. Suppression of QWI (zero bandgap shift) is achieved by protecting the respective other areas of the substrate with a layer of PECVD-deposited silica.

Here, the high-temperature-induced creation and interdiffusion of defects during the anneal is the prime intermixing mechanism, which cannot always be fully suppressed by the removal of the defect/impurity source in subsequent anneal stages. In other words, while in irradiation/exposure-based processes the action of the intermixing agent (e. g. implantation dose or the defect-rich layer of [29] ) can be limited to a particular intermixing step, in cap-based processes such action cannot always be suppressed in subsequent intermixing steps even by the removal of the QWI cap. Therefore, in the latter case, each subsequent RTA stage will uncontrollably affect the shifts obtained in all the previous steps.

In a second prior art technique, [15,16] and many others, it is proposed to vary anneal duration to control QWI shift using dielectric caps. However, the only mention of a multiple anneal process being used in conjunction with a dielectric cap is found ill [161. InGaAs/InAlAs multiple-quantum well (MQW) structures were partially disordered by the deposition of a Si3N4 dielectric cap followed by repeated RTAs at 850 degrees C for 1 to 5 seconds. The only reason given for doing so is to achieve a larger cumulative shift (43 lun) than that attainable with a single-anneal process. The paper [16] does not consider the creation of multiple bandgaps on a single substrate, nor the difficulty in overcoming unwanted further shifts in previously intermixed regions.

It is an object of the present invention to provide a QWI process that is capable. of providing multiple bandgap shifts on a single device substrate using impurity diffusioll and/or dielectric cap-based QWI.

According to one aspect, the present invention provides a method for producing multiple quantum well intermixed (QWI) regions having different bandgaps on a single substrate, comprising the steps of: a) patterning the surface of the substrate with QWI-initiating material in first regions of the surface; b) conducting a first thermal processing cycle on the substrate to generate a first bandgap shift in the first regions; c) patterning the surface of the substrate with QWI-initiating material in second regions of the surface, distinct from said first regions; and d) conducting a second thermal processing cycle on the substrate to generate a second bandgap shift in the second regions, and to generate a cumulative bandgap shift in the first regions, the cumulative bandgap shift being the cumulative result of said first and second thermal processing cycles.

According to another aspect, the present invention provides a method for determining required parameters for each of the thermal processing cycles of the method defined immediately above, comprising the steps of : determining whether the process for generating cumulative bandgap shifts resulting from successive thermal processing cycles is symmetric or asymmetric ; if the process is symmetric, then determining the thermal process conditions required for each one of a plurality of cumulative bandgap shifts BGI to BGN by successive use of at least one sample through a thermal process sequence AN to Al, where Al is the thermal process required to obtain BGN from BGN_ ; A2 is the thermal process required to obtain BGN_ from BGN_2 ; etc. ; through to AN being the thermal process required to obtain BG1 from BGo ; and if the process is asymmetric, then determining the thermal process conditions required for each one of the plurality of cumulative bandgap shifts BG1 to BGN by use of a plurality of samples through a partial or complete thermal process sequence in the order A1 to AN for each one of the bandgap shifts required. Embodiments of the present invention will now be described by way of example and with reference to the accompanying drawings in which : Figure 1 is a graph illustrating the effects of a subsequent thermal anneal process on a substrate after a QWI-initiating layer has been stripped; Figure 2 is a graph illustrating impurity concentration as a function of deptll through the substrate before and after QWI processing; Figure 3 is a schematic diagram of the device substrate during various stages of the QWI processing steps according to one embodiment of the present invention ; Figure 4 shows scllematically initial and subsequent bandgap shifts, represented by photoluminescence wavelength shift, effected in different regions of the substrate during the processing steps as applied to the structures of figure 3; Figure 5 shows experimentally measured initial and subsequent bandgap shifts, represented by photoluminescence wavelength shift, effected in different regions of the substrate during the processing steps as applied to the structures of figure 3, in 3D graph form (figure 5a) and in 2D graph form (figure 5b) ; Figure 6 shows bandgap shifts, represented by photoluminescence wavelength shin, as a function of anneal time and anneal temperature in 3D graph form (figure 6a) and in 2D graph form. (figure 6b); and Figure 7 shows a procedural flow chart for generating the required anneal conditions for a desired set of bandgaps.

The process of the present invention allows multiple bandgaps to be defined in a controlled manner, in several intermixing steps, on the same wafer or substrate. The process is compatible, imiter alia, with Al-quaternary InP material on a semi-insulating (SI) InP substrate, and thus can be used to fabricate high-frequency optoelectronic devices. This enables a plethora of component integration possibilities whereby active and passive components, each bandgap-tuned as required, can be fabricated on a common substrate as part of a photonic integrated circuit and/or a single integrated device. Examples include semiconductor optical amplifier (SOA)-preamplified modulators, photodetectors and switches, extended-cavity lasers, wavelength-detuned laser arrays, demultiplexers, etc.

It has been established that in many QWI RTA-enabled processes where shifts are induced through impurity diffusion and/or by QWI-initiating dielectric caps, after initial annealing, the removal of the QWI-initiating dielectric cap after one thermal processing step has little effect on the shifts obtained in subsequent thermal processing steps. In other words, following the first QWI step, the shifts obtained with and without the QWI-initiating cap on are almost identical. This effect is clearly illustrated in figure 1.

Figure 1 shows the photoluminescence wavelength shift resulting from various QWI processes, being a direct measurement of the bandgap shift. In the reference sample indicated by line 10, no QWI-initiating cap is applied to the substrate. In the first sample, indicated by dotted line 11, a QWI-initiating cap is applied for the anneal process step 1, and stripped for the subsequent anneal process step 2. By way of contrast, in the second sample, indicated by dashed line 12, a QWI-initiating cap is applied for the anneal process step 1 and maintained for the subsequent anneal process step 2. It can readily be seen by comparison of lines 11 and 12 that the stripping of the QWI-initiating cap after the first anneal has only a marginal effect on the shift induced by the second anneal. The anneal process 1 and anneal process 2 each correspond to an isothermal anneal for 2 minutes at 615 °C on a multiple quantum well structure in InP/InAlGaAs material. Further processing, such as removal of the top semiconductor layers in contact with the QWI-initiating layer, will not normally enable the total suppression of further bandgap shifting with subsequent thermal processing.

Figure 2 shows the concentration of the QWI-initiating impurity (in this example, copper) as a function of depth into the substrate (indicated by etch time in seconds) for both nannealed samples (profile 20) and for samples amlealed at 750 degrees C for 3 minutes (profile 21), as measured by SIMS.

The QWI-initiating cap layer 22, the impurity-rich InGaAs layer 23, quantum well layers 24 and mechanically supporting substrate 25 are shown to the right of the graph. It is noted that a number of possible impurity materials may be used for QWI initiation. These include sulphur, zinc, silicon, fluorine, copper, germanium, tin and selenium.

For the avoidance of doubt, it is noted that throughout the present specification and particularly including the claims, for brevity and clarity the expression'substrate'is used in a general sense to include the mechanically supporting and'original'substrate 25 and all further material layers in existence above that original substrate at the time of a subsequent process step. In other words, the expression'substrate'is intended to cover the totality of previously processed material and layers to which a process or further process (e. g. layer deposition or thermal treatment) is to be applied.

The original'raw material'substrate will be referred to as the mechanically supporting substrate, although it will be understood that this too may change its physical and chemical characteristics during processing.

As shown by the concentration distribution of the QWI-enabling impurity measured by the SIMS analysis before and after annealing with the QWI-initiating cap on, the impurity has penetrated the material very deeply, far beyond the active region containing the quantum wells. The high concentration of the impurity that has diffused into the material after the initial anneal step can cause further intermixing at subsequent anneals even if the impurity source located in the top layers is removed. Therefore, suppression of further bandgap shifting by removal of the QWI-initiating layer 22 (or layers 23 below) is not likely to be successful in many processes.

The multiple anneal process of the present invention is illustrated for the multi-bandgap intermixing of InP/InGaAs material on a SI InP substrate using the dual-balldgap SID process described above.

Figure 3 illustrates the process steps carried out on a device substrate for intermixing InP/AlInGaAs material to obtain four different bandgaps (including the as-grown one). The topmost semiconductor layer 30 of an as-grown epi wafer structure is represented in Figure 3-1. The target bandgaps are referred to herein, in order of increasing shift, as BGo, BG1, BG2 and BG3. BGo corresponds to the as-grown (non-intermixed) bandgap.

In step 2 (figure 3-2), the substrate 30 is covered with a blanket layer of PECVD silica 31.

In step 3 (figure 3-3), a photoresist layer 32a is deposited onto the wafer and is photolitlzographically patterned to expose regions 33 targeted to have the largest eventual bandgap BG3.

In step 4 (figure 3-4), the PECVD silica 31 in the exposed windows 33 is removed by wet-etching using an HF-based etchant.

In step 5 (figure 3-5), a QWI-initiating cap 34a consisting of a layer of an impurity and then a layer of silica is sputtered across the wafer.

In step 6 (figure 3-6), the QWI-initiating cap 34a is lifted off in all areas where it overlies the photoresist layer 32a using a conventional photoresist lift off process to leave the QWI-initiating cap 34a in the BG3 region 33 and to leave the QWI-inhibiting PECVD layer 31 in all regions where QWI is to be suppressed.

In step 7 (figure 3-7), the wafer is intermixed by high-temperature rapid thermal anneal, to generate a bandgap shifted region 33a (eventually targeted to have the largest bandgap shift BG3).

In step 8 (figure 3-8), a photoresist layer 32b is deposited onto the wafer 30 and is pllotolithographically patterned to expose regions 35 targeted to have the next largest bandgap BG2 In step 9 (figure 3-9), the PECVD silica 31 in the exposed windows 35 is removed by wet-etching using an HF-based etchant.

In step 10 (figure 3-10), a QWI-initiating cap 34b consisting of a layer of an impurity and a layer of silica is sputtered across the wafer.

In step 11 (figure 3-11), the QWI-initiating cap 34b is lifted off in all areas where it overlies the photoresist layer 32b using a conventional photoresist lift off process to leave the QWI-initiating cap 34b in the BG2 region 35 and to leave the QWI-inllibiting PECVD layer 31 in all regions where QWI is to be suppressed.

In step 12 (figure 3-12), the wafer is intermixed by high-temperature rapid thermal anneal, to generate a bandgap shifted region 36a (eventually targeted to have the next largest bandgap shift BG2) and to further modify the bandgap of the BG3 region, 33b. In step 13 (figure 3-13), a photoresist layer 32c is deposited onto the wafer 30 and is photolithographically patterned to expose regions 37 targeted to have the smallest sllifted bandgap BGI.

In step 14 (figure 3-14), the PECVD silica 31 in the exposed windows 37 is removed by wet-etclling using an HF-based etchant.

In step 15 (figure 3-15), a QWI-initiating cap 34c consisting of a layer of an impurity and a layer of silica is sputtered across the wafer.

In step 16 (figure 3-16), the QWI-initiating cap 34c is lifted off in all areas where it overlies the phtoresist layer 32c using a conventional photoresist lift off process to leave the QWI-initiating cap 34c in the BG1 region 37 and to leave the QWI-inhibiting PECVD layer 31 in all regions where QWI is to be suppressed.

In step 17 (figure 3-17), the wafer is intermixed by high-temperature rapid thermal anneal, to generate a bandgap shifted region 38 (with bandgap shift BGI) ; to further modify the bandgap of the region 36b to its final bandgap shift BG2, and to further modify the bandgap of the region 33c to its final bandgap shift BG3.

In step 18 (figure 3-18), the QWI-initiating cap layers 34a, 34b and 34c, as well as any QWI-inllibiting cap layer 31 are removed by wet-etching using an HE-based etchant. The result is the regions 39 having bandgap BGo (unshifted) ; regions 38 having bandgap shift BG1 ; regions 36b having bandgap shift BG2 ; and regions 33c having bandgap shift BG3.

It will be understood that the process described above can be extended in principle to any number of different bandgaps.

It is important to note that the target bandgaps BGo to BG3 are not fully defined until after the final anneal step (step 17 above). The evolution of the amount of intermixing in Regions 0 to 3 designated for bandgaps BGo to BG3 with each amleal step is illustrated in figure 4. The as-grown case of zero shifts in all regions is shown in figure 4-1. With each anneal step represented in figures 4-2,4-3 and 4-4, the shifts are accumulated in the regions subjected to multiple anneals with the QWI-initiating cap on and only meet the target shifts BGo to BG3 on completion of the final (in this case, third) anneal step of figure 4-4.

In a general aspect, it will be recognised that the above process effectively comprises patterning the substrate surface with QWI-initiating material in first regions of the surface, conducting a first thermal process on the substrate to generate a first bandgap shift in the first regions, patterning the surface of the substrate with QWI-initiating material in second regions of the surface, distinct from said first regions, and conducting a second thermal process on the substrate to generate a second bandgap shift in the second regions, and to generate a cumulative bandgap shift in the first regions, the cumulative bandgap shift being the cumulative result of said first and second thermal processing cycles.

This can be followed by further steps of patterning the surface of the substrate with QWI-initiating material in third regions of the surface, distinct from said first regions and said second regions, and conducting a third thermal processing cycle on the substrate to: (i) generate a third bandgap shift in the third regions, (ii) generate a cumulative bandgap shift in the second regions, the cumulative bandgap shift in the second regions being the cumulative result of the second and third thermal processing cycles; and (iii) generate a further cumulative bandgap shift in the first regions, the cumulative bandgap shift in the first regions being the cumulative result of the first, second and third thermal processing cycles.

Thereafter, further steps can be added for still more bandgaps, patterning the surface of the substrate with QWI-initiating material in other regions of the surface, distinct from all regions of the surface previously covered with QWI-initiating material, and conducting a subsequent thermal processing cycle to generate a bandgap shift : in the other regions, and to generate cumulative bandgap shifts in all regions previously covered with QWI-initiating material prior to the most recent patterning step, the cumulative bandgap shifts each being the cumulative result of all thermal processing cycles to which the respective region has been exposed since being first covered with the QWI-initiating material.

The results of an experimental demonstration of the above process are given in figure 5, where target photoluminescence shifts of 20,30 and 40 mn are obtained in InP/AlInGaAs MQW material using the core SID process after a series of three anneals each of identical duration (2 min) but at different temperatures (605,610 and 646'C). TI-ie intermediate shifts at each anneal stage are also shown.

As pointed out earlier, QWI shifts can be controlled by a combination of anneal temperature and time. This is further demonstrated using the SID process, with the results presented in figure 6 as a 3D surface in the anneal temperatlre-time-bandgap shift space (figure 6a) and as a contour plot (figure 6b). The data are obtained by sequential isothermal anneals of one sample and measurement of photoluminescence shifts after each step, with the procedure repeated with different samples for a range of temperatures.

The shifts obtained by a series of individual anneals and a single long anneal of the same total duration were found to be almost identical.

The process described above is capable of achieving the same range of bandgap shifts as are obtained by a conventional single anneal process that obtains just two bandgaps (i. e. the as-grown bandgap and the QWI bandgap). Furthermore, a large number of sequentially increasing bandgaps with arbitrary spacing are achievable. This is evident from the continuity of the data of figures 6a and 6b, which confirm that a series of anneals of the same duration and temperature can be replaced with a single anneal, of a different duration and temperature, that produces an identical shift (i. e. , any point that lies on the same iso-shift contour line of figure 6b).

The same is true for a series of non-isothermal anneals of varying durations, provided that the total shift is less than the full shift obtainable with the dual-bandgap process (i. e. , the saturation of bandgap shift as a function of anneal temperature/time). Note that this assumption is not applicable to techniques that utilise multiple anneals to achieve shifts that cannot be obtained with a single-stage anneal, as in [16], which would result in singularities in plots similar to those of figure 6. In that case, while the general concept described herein may still be used, only limited combinations of bandgaps may be achieved.

To define N shifted bandgaps, BGI... BGN, with BGO being the zero-shifted one, the multiple anneal process requires N anneal steps A1... AN, with each step having unique anneal conditions (temperature and duration). The least-shifted bandgap, BGl, is obtained by the final anneal step AN, which we express as AN (BGo) = BGI. The largest bandgap, BGN, conversely, is the result of all the anneals Ai.-. AN, which can be written as A1#A2#...#AN(BG0) = BGN.

For the simplet case of N = 2, having established A2 for A2 (BGo) = BGI, one can always find anneal conditions Ai such that A,-->A2 (BGo) = BG2 This follows from the assumption that the sequence Aj-Az can be replaced with a single anneal under different conditions producing an equivalent shift, as stated above. Therefore, in a general case of N bandgaps, to define the nth bandgap, one can represent the required shift BGn as the superposition of anneal AN +1 and the combination of all the subsequent anneals AN-n+2#...#AN, all of which, again, can be replaced with a single-stage anneal. This case is thus reduced to that of N=2, where the feasibility of the process has been proven.

In order to realise the multiple anneal process with specific bandgap targets in mind, a set of anneal conditions (anneal temperature and time) must be established for each anneal stage. The development of conditions for the multiple anneal process can be quite time and labour-consuming. Thus a strategic approach is proposed, designed to obtain the required set of conditions with minimum effort.

Preferably, the multiple anneal process development is carried out using small test pieces, which are cleaved from a larger piece of unannealed material having a blanket QWI-initiating cap. This way, no multiple photolithography/sputtering steps are required. The method is illustrated in the block diagram of figure 7.

In step 71, anneal conditions for step AN are established in order to obtain the least-shifted bandgap BG1.

In step 72, the resulting samples intermixed to BGl are used to establish the conditions for step AN-1. Note the reverse anneal order: ANeAN l as opposed to AN-I<AN In step 73, the anneals are then performed in the correct order: AN 19AN using as-grown samples BGo. The two shifts obtained by annealing in reverse and normal order are then compared and process symmetry is ascertained. The process is symmetric, i. e. commutative, if the order in which anneals are performed has no effect on the aggregate shift. This largely depends on the combination of the material and the core dual-bandgap process being used. The process is described as asymmetric, i. e. non-commutative, if the order in which anneals are performed affects the total shift.

In step 74, if the process is symmetric, the anneal conditions for the next step AN-2 can be established using the BG2 bandgap samples obtained at the previous stage. This greatly simplifies the tuning procedure to find the anneal conditions required, as several BG2 bandgap samples can be prepared simultaneously and then used to search for optimum anneal parameters AN-2 as in the simplest single-anneal case.

In step 75, if further bandgaps are required, the procedure of step 74 is performed repetitively for each subsequent bandgap.

In step 76, the conditions for all steps are verified by performing all anneals in the correct order: A14A2X... 9AN (BGo) = BGN In step 77, if the conditions for the tests in steps 73 and/or 76 are not satisfied, then the process is non-symmetric, and a rigorous tuning procedure must be adopted. The procedure then only permits use of virgin BGo samples for the development of each step. Specifically for bandgap BG2, each iteration of parameters AN_1 must be followed by the previously established ameal AN. Only then can the PL be measured and AN-, adjusted.

In step 78, if further bandgaps are required, the procedure of step 77 is performed repetitively for each subsequent bandgap. In a general case, for bandgap BGn+1, each iteration of corresponding anneal parameters AN-1. (BGO) must be followed by all of the previously established anneals AN-m#...#AN (where m = (n-1)... 1) before any adjustments to AN-n can be made.

In step 76, if the above procedure is performed correctly, then the verification condition A1#A2#...#AN(BG0) = BGN should be satisfied.

In step 79, the complete multiple anneal process should be verified on a full wafer using the flow of figure 3 and the established anneal parameters A1... AN.

It has been established that in the majority of multiple anneal processes, the process is found to be non-symmetric, thus necessitating adherence to the rigorous procedure of steps 77 and 78.

It is preferred that the duration of all anneal steps Ail... AN should be equal, while any QWI shift adjustments are made by varying the temperature only.

This way, the risk of the process performing differently on a full wafer compared to small test pieces is minimise, as for short anneal times the intermixing rate may be affected by the sample size.

Although the exemplary embodiments above have been described in connection with an impurity-based QWI-initiating layer, other types of QWI-initiating materials and techniques may be used to initiate, accelerate or promote the intermixing process. These include impurity-free dielectric caps, sputtered materials (e. g. silica), plasma/sputter damage and some of the techniques outlined in the review of the prior art above.

Although the exemplary embodiments above have been described in connection with a QWI-inhibiting layer of PECVD silica layer, other types of QWI-inllibiting materials may be used to inhibit, suppress or otherwise retard the intermixing process. These include spin-on glass, sputtered silica etc.

Embodiments of the invention offer a number of advantages. No QWI-initiating later stripping is required after each intermixing step. They can all be stripped after the final step. No QWI-inhibiting layer deposition step is required after each intermixing step. The initially deposited layer can be relied upon. It is possible to create a large number of bandgap shifts of arbitrary magnitude and these can readily be altered. The process can be made compatible with a wide range of different materials systems including Al-quaternary InP material systems on a semi-insulating InP substrate.

Other embodiments are intentionally within the scope of the accompanying claims.

「特表2007-518254およびWO2005057638より引用」

[Claims] 有機電場発光デバイスにおける結晶化抑制材料の使用

【特許請求の範囲】
【請求項１】
有機電場発光デバイスであって、
ａ）アノードと、
ｂ）前記アノードの上に配置された正孔輸送層と、
ｃ）前記正孔輸送層の上に配置され、正孔－電子の再結合に応答して光を生じる発光層と、
ｄ）前記発光層の上に配置された電子輸送層と、
ｅ）前記電子輸送層中に組み込まれた、前記電子輸送層が動作中結晶化するのを防止する結晶化抑制材料と、
ｆ）前記電子輸送層の上に配置されたカソードとを備える有機電場発光デバイス。
【請求項２】
前記電子輸送層が５０℃より高いガラス転移温度（Ｔｇ）を有する、請求項１に記載の有機電場発光デバイス。
【請求項３】
前記結晶化抑制材料が、７０℃より高いガラス転移温度（Ｔｇ）を有する有機材料を含む、請求項１に記載の有機電場発光デバイス。
【請求項４】
前記結晶化抑制材料が１．５ｅＶより広い光エネルギーバンドギャップを有する、請求項３に記載の有機電場発光デバイス。
【請求項５】
前記電子輸送層中の前記結晶化抑制材料の濃度が、前記電子輸送層の１０体積パーセント～６０体積パーセントの範囲内である、請求項３に記載の有機電場発光デバイス。
【請求項６】
前記電子輸送層中の前記結晶化抑制材料の濃度が、前記電子輸送層の２０体積パーセント～５０体積パーセントの範囲内である、請求項３に記載の有機電場発光デバイス。
【請求項７】
前記結晶化抑制材料が金属キレート化オキシノイド化合物を含む、請求項３に記載の有機電場発光デバイス。
【請求項８】
前記結晶化抑制材料がトリス（８－ヒドロキシキノリン）アルミニウム（Ａｌｑ）を含む、請求項３に記載の有機電場発光デバイス。
【請求項９】
前記結晶化抑制材料がアントラセン誘導体を含む、請求項３に記載の有機電場発光デバイス。
【請求項１０】
前記結晶化抑制材料が２－（１，１－ジメチルエチル）－９，１０－ビス（２－ナフタレニル）アントラセン（ＴＢＡＤＮ）または９，１０－ジ－（２－ナフチル）アントラセン（ＡＤＮ）を含む、請求項３に記載の有機電場発光デバイス。
【請求項１１】
前記結晶化抑制材料がブタジエン誘導体、複素環式蛍光増白剤、ベンザゾール、オキサジアゾール、トリアゾール、ピリジンチアジアゾール、トリアジン、及びシロール誘導体を含む、請求項３に記載の有機電場発光デバイス。
【請求項１２】
前記結晶化抑制材料が、１００℃より高い融点を有する無機材料を含む、請求項１に記載の有機電場発光デバイス。
【請求項１３】
前記電子輸送層中の前記電子輸送材料に対する前記結晶化抑制材料の分子比が０．３～５の範囲内である、請求項１２に記載の有機電場発光デバイス。
【請求項１４】
前記結晶化抑制材料が金属または金属化合物を含む、請求項１２に記載の有機電場発光デバイス。
【請求項１５】
前記電子輸送層が４，７－ジフェニル－１，１０－フェナントロリン（Ｂｐｈｅｎ）、２，９－ジメチル－４，７－ジフェニル－１，１０－フェナントロリン（ＢＣＰ）、または他のフェナントロリン誘導体を含む、請求項１に記載の有機電場発光デバイス。
【請求項１６】
前記電子輸送層が２，２’－（１，１’－ビフェニル）－４，４’－ジイルビス（４，６－（ｐ－トリル）－１，３，５－トリアジン）（ＴＲＡＺ）を含む、請求項１に記載の有機電場発光デバイス。
【請求項１７】
前記電子輸送層が、Ｌｉ、Ｎａ、Ｋ、Ｒｂ、またはＣｓでドープしたホスト電子輸送材料を含む、請求項１に記載の有機電場発光デバイス。
【請求項１８】
有機電場発光デバイスを製造する方法であって、
ａ）アノードと、前記アノードの上に配置された正孔輸送層と、前記正孔輸送層の上に配置され正孔－電子の再結合に応答して光を生じる発光層とを提供するステップと、
ｂ）前記発光層の上に配置された電子輸送層を提供するステップと、
ｃ）結晶化抑制材料と前記電子輸送材料との両方を同時蒸着することによって、前記電子輸送層中に組み込まれた、前記電子輸送層が動作中結晶化するのを防止する前記結晶化抑制材料を提供するステップと、
ｄ）前記電子輸送層の上に配置されたカソードを提供するステップとを含む方法。
【請求項１９】
ａ）アノードと、前記アノードの上に配置された正孔輸送層と、前記正孔輸送層の上に配置され正孔－電子の再結合に応答して光を生じる発光層とを提供するステップと、
ｂ）前記発光層の上に配置された電子輸送層と、前記電子輸送層中に組み込まれた、前記電子輸送層が動作中結晶化するのを防止する結晶化抑制材料とを提供するステップであって、前記電子輸送層が電子輸送材料と結晶化抑制材料との交互の層を形成することによって形成され、その際前記結晶化抑制材料が前記電子輸送材料中に拡散するステップと、
ｃ）前記電子輸送層の上に配置されたカソードを提供するステップとを含む方法。

1. An organic electroluminescent device, comprising: a) an anode; b) a hole-transporting layer disposed over the anode; c) a light-emitting layer disposed over the hole-transporting layer for producing light in response to hole-electron recombination ; d) an electron-transporting layer disposed over the light-emitting layer; e) a crystallization-inhibitor incorporated within the electron-transporting layer, wherein the crystallization-inhibitor prevents the electron-transporting layer from crystallizing during operation; and f) a cathode disposed over the electron-transporting layer.

2. The organic electroluminescent device of claim 1 wherein wherein the electron-transporting layer has a glass transition temperature (Tg) higher than 50°C.

3. The organic electroluminescent device of claim 1 wherein the crystallization-inhibitor includes an organic material having a glass transition temperature (Tg) higher than 70°C.

4. The organic electroluminescent device of claim 3 wherein the crystallization-inhibitor has an optical energy band gap wider than 1.5 eV.

5. The organic electroluminescent device of claim 3 wherein the concentration of the crystallization-inhibitor in the electron-transporting layer is in the range of from 10 percent by volume to 60 percent by volume of the electron-transporting layer.

6. The organic electroluminescent device of claim 3 wherein the concentration of the crystallization-inhibitor in the electron-transporting layer is in the range of from 20 percent by volume to 50 percent by volume of the electron-transporting layer.

7. The organic electroluminescent device of claim 3 wherein the crystallization-inhibitor includes metal chelated oxinoid compounds.

8. The organic electroluminescent device of claim 3 wherein the crystallization-inhibitor includes tris (8-hydroxyquinoline) aluminum (Alq).

9. The organic electroluminescent device of claim 3 wherein the crystallization-inhibitor includes anthracene derivatives.

10. The organic electroluminescent device of claim 3 wherein the crystallization-inhibitor includes 2-(1, 1-dimethyethyl)-9, 10-bis (2-naphthalenyl) anthracene (TBADN) or 9, 10-di-(2-naphthyl) anthracene (ADN).

11. The organic electroluminescent device of claim 3 wherein the crystallization-inhibitor includes butadiene derivatives, heterocyclic optical brighteners, benzazoles, oxadiazoles, triazoles, pyridinethiadiazoles, triazines, and silole derivatives.

12. The organic electroluminescent device of claim 1 wherein the crystallization-inhibitor includes an inorganic material having a melting point higher than 100°C.

13. The organic electroluminescent device of claim 12 wherein the molecular ratio of the crystallization-inhibitor to the electron-transporting material in the electron-transporting layer is in the range of from 0.3 to 5.

14. The organic electroluminescent device of claim 12 wherein the crystallization-inhibitor includes metal or metallic compounds.

15. The organic electroluminescent device of claim 1 wherein the electron-transporting layer includes 4, 7-diphenyl-1, 10-phenanthroline (Bphen), 2,9-dimethyl-4, 7-diphenyl-1, 10-phenanthroline (BCP), or other phenanthroline derivatives.

16. The organic electroluminescent device of claim 1 wherein the electron-transporting layer includes 2, 2'-(1, 1'-biphenyl)-4, 4'-diylbis (4, 6-(p-tolyl)-1, 3,5-triazine) (TRAZ).

17. The organic electroluminescent device of claim 1 wherein the electron-transporting layer contains a host electron-transporting material doped with Li, Na, K, Rb, or Cs.

18. A method of making an organic electroluminescent device, comprising: a) providing an anode, a hole-transporting layer disposed over the anode, and a light-emitting layer disposed over the hole-transporting layer for producing light in response to hole-electron recombination; b) providing an electron-transporting layer disposed over the light-emitting layer; c) providing a crystallization-inhibitor incorporated within the electron-transporting layer, wherein the crystallization-inhibitor prevents the electron-transporting layer from crystallizing during operation by simultaneously co-evaporating both the crystallization-inhibitor and the electron-transporting material; and d) providing a cathode disposed over the electron-transporting layer.

19. A method of making an organic electroluminescent device, comprising: a) providing an anode, a hole-transporting layer disposed over the anode, and a light-emitting layer disposed over the hole-transporting layer for producing light in response to hole-electron recombination; b) providing an electron-transporting layer disposed over the light-emitting layer and a crystallization-inhibitor incorporated within the electron-transporting layer, wherein the crystallization-inhibitor prevents the electron-transporting layer from crystallizing during operation wherein the electron-transporting layer is formed by forming alternating layers of electron-transporting material and crystallization-inhibitor wherein the crystallization-inhibitor diffuses into the electron-transporting material; and c) providing a cathode disposed over the electron-transporting layer.

「特表2007-525023およびWO2005071772より引用」

有機電場発光デバイスにおける結晶化抑制材料の使用

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機電場発光（ＥＬ）デバイスの性能の改善に関する。より詳しく言うと、本発明は有機ＥＬデバイスにおける有機層の結晶化の抑制に関する。
【背景技術】
【０００２】
有機電場発光（ＥＬ）デバイスまたは有機発光デバイス（ＯＬＥＤ）は、印加された電位に応答して光を放射する電子デバイスである。ＯＬＥＤの構造は、順に、アノードと、有機ＥＬ媒体と、カソードとを備える。アノードとカソードとの間に配置された有機ＥＬ媒体は一般に、有機正孔輸送層（ＨＴＬ）と有機電子輸送層（ＥＴＬ）とから構成される。正孔と電子は再結合し、ＨＴＬ／ＥＴＬの境界面の近くのＥＴＬ中で光を放射する。タン（Ｔａｎｇ）他は、「有機電場発光ダイオード（“Ｏｒｇａｎｉｃ Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｔ Ｄｉｏｄｅｓ”）」、応用物理通信（Ａｐｐｌｉｅｄ ＰｈｙｓｉｃｓＬｅｔｔｅｒｓ）、５１、９１３（１９８７）及び同じ譲受人に譲受された米国特許第４，７６９，２９２号で、こうした層構造を使用した効率の高いＯＬＥＤを実証した。それ以来、代替層構造を有する非常に多くのＯＬＥＤが開示されている。例えば、安達（Ａｄａｃｈｉ）他、「３層構造を備えた有機膜における電場発光（“Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ ｉｎ Ｏｒｇａｎｉｃ Ｆｉｌｍｓ ｗｉｔｈ Ｔｈｒｅｅ－ＬａｙｅｒＳｔｒｕｃｔｕｒｅ”）」、日本応用物理学会紀要（Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ ＡｐｐｌｉｅｄＰｈｙｓｉｃｓ）、２７、Ｌ２６９（１９８８）、及びタン（Ｔａｎｇ）他、「ドープ有機薄膜の電場発光（“Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅｏｆ Ｄｏｐｅｄ Ｏｒｇａｎｉｃ Ｔｈｉｎ Ｆｉｌｍｓ”）」、応用物理紀要（Ｊｏｕｒｎａｌ ｏｆ ＡｐｐｌｉｅｄＰｈｙｓｉｃｓ）、６５、３６１０（１９８９）によって開示されたもののような、ＨＴＬとＥＴＬとの間の有機発光層（ＬＥＬ）を含む３層ＯＬＥＤが存在する。ＬＥＬは一般に、ゲスト材料でドープしたホスト材料からなる。さらに、デバイス中に正孔注入層（ＨＩＬ）、及び／または電子注入層（ＥＩＬ）、及び／または電子阻止層（ＥＢＬ）、及び／または正孔阻止層（ＨＢＬ）といった追加の機能層を含む他の多層ＯＬＥＤが存在する。同時に、多くの様々な種類のＥＬ材料も合成され、ＯＬＥＤで使用されている。こうした新しい構造及び新しい材料によって、デバイスの性能はさらに改善した。
【０００３】
ＯＬＥＤでは、特にＥＴＬがデバイス中の結晶化を被るものの１つである場合、有機層の結晶化はデバイスの性能にとって有害である。デバイスの動作中、デバイス内部の温度（デバイス温度として定義する）がＯＬＥＤ中の有機層のガラス転移温度（Ｔｇ）より高い場合、有機層の膜構成はアモルファス状態から多結晶構成に変化する。この変化は膜の形態の変化の原因となるだけでなく、イオン化電位（Ｉｐ）及び／または電子エネルギーバンドギャップ（Ｅｇ）の原因となることもある。その結果、電気的短絡が発生することがあり、キャリア注入が劣化することがあり、また輝度効率が低下することがある。従って、高Ｔｇ材料、特に高Ｔｇ電子輸送材料を選択することは、ＯＬＥＤ用途の場合特に必要である。有機材料のＴｇは、示差走査測色法といった技術を使用して得ればよい。
【０００４】
金属キレート化オキシノイド化合物の１つであるトリス（８－ヒドロキシキノリン）アルミニウム（Ａｌｑ）は、タン（Ｔａｎｇ）他が、「有機電場発光ダイオード（“Ｏｒｇａｎｉｃ Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｔ Ｄｉｏｄｅｓ”）」、応用物理通信（Ａｐｐｌｉｅｄ ＰｈｙｓｉｃｓＬｅｔｔｅｒｓ）、５１、９１３（１９８７）で開示して以来、ＯＬＥＤにおいて一般に使用される電子輸送材料であった。Ａｌｑは適度に高いＴｇ（約１７２℃）を有する。この特性は、そのＴｇまでのデバイス温度ではＯＬＥＤの動作安定性を向上させる。しかし、Ａｌｑの電子移動度は期待されるほど良好ではない。ＯＬＥＤの電子輸送特性を改善するため、他の金属キレート化オキシノイド化合物、ブタジエン誘導体、複素環式蛍光増白剤、ベンザゾール、オキサジアゾール、トリアゾール、ピリジンチアジアゾール、トリアジン、及び一部のシロール誘導体といったいくつかの他の電子輸送材料の使用を試みる努力がなされている。こうした材料の中では、４，７－ジフェニル－１，１０－フェナントロリン（Ｂｐｈｅｎ）が非常に高い電子移動度を有することが判明している。
【０００５】
その高い電子移動度と適切なエネルギーバンド構造のため、ＯＬＥＤのＥＴＬにおける電子輸送材料としてのＢｐｈｅｎはカソードからＬＥＬに有効に電子を輸送でき、その結果高い発光効率と低い駆動電圧が得られる。残念ながら、Ｂｐｈｅｎは低いＴｇ（約６０℃）を有し、ＯＬＥＤ中の真空蒸着されたアモルファスＢｐｈｅｎ層は、動作中多結晶層に容易に変化することがあり、その結果輝度が突然低下したり駆動電圧が突然増大したりする。その動作寿命はデバイスが７０℃で動作する場合２０時間程度であり、ＯＬＥＤにおけるこの材料の有効性を実質上最小化している。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従って、本発明の目的は、ＯＬＥＤにおけるＴｇの低いＥＴＬの結晶化を抑制することである。
【０００７】
本発明の別の目的は、ＯＬＥＤデバイスにおいて広範な電子輸送材料を実用化することである。
【課題を解決するための手段】
【０００８】
これらの目的は、有機電場発光デバイスであって、
ａ）アノードと、
ｂ）アノードの上に配置された正孔輸送層と、
ｃ）正孔輸送層の上に配置され、正孔－電子の再結合に応答して光を生じる発光層と、
ｄ）発光層の上に配置された電子輸送層と、
ｅ）電子輸送層中に組み込まれた、電子輸送層が動作中結晶化するのを防止する結晶化抑制材料と、
ｆ）電子輸送層の上に配置されたカソードとを備える有機電場発光デバイスによって達成される。
【発明の効果】
【０００９】
本発明は、電子輸送層中の結晶化抑制材料を利用する。電子輸送材料中に結晶化抑制材料を組み込むことによって、その有効性を大幅に改善できることが発見された。この配置によって、ＥＴＬは電子輸送材料のＴｇより高い温度でアモルファス膜構成を維持することができ、ＯＬＥＤのＥＬ性能を改善することができる。
【００１０】
層の厚さといったデバイスの特徴的な寸法はマイクロメータ未満のものが多いため、図１の図面の縮尺は寸法精度より視覚化の容易さを考慮したものになっている。
【発明を実施するための最良の形態】
【００１１】
図１は、本発明に係るＯＬＥＤ１００の断面図である。ＯＬＥＤ１００はアノード１２０とカソード１４０とを有し、その少なくとも１つは透明である。アノードとカソードとの間には少なくともＨＴＬ１３２、ＬＥＬ１３４、及びＥＴＬ１３８が配置される。このデバイスは導電体１６０を通じて外部で電圧／電流源１５０に接続される。
【００１２】
本発明のデバイスの特徴は、デバイス中のＥＴＬ１３８が電子輸送材料と結晶化抑制材料との両方を含むことである。結晶化抑制材料は、未使用の固体膜のＴｇより高い温度といったある条件で膜の結晶化を防止できるように固体膜に組み込まれた材料として定義する。
【００１３】
周知のように、いくつかの電子輸送材料は非常に良好な電子移動度を有し、場合によってはＯＬＥＤにおいて有用である。しかし、こうした材料は普通低い分子量と小さい分子の大きさを有するためＴｇが低くなる。低Ｔｇ材料を含む固体薄膜は、高い温度、またはある種の電界下、またはある種の環境条件下では、アモルファスから多結晶に容易に変化することがある。膜の熱特性を改善する方法の１つは膜中の材料の分子構造を修正することである。しかし、代替的な方法として、本発明は膜中に結晶化抑制材料を組み込み、その熱特性を改善し、膜構成を安定化する。
【００１４】
結晶化抑制材料として、材料は非常に良好な熱特性を有するべきである。従って、結晶化抑制材料は、７０℃より高いＴｇを有する有機材料から選択する。有機材料は電子輸送材料または正孔輸送材料でよい。好適には、結晶化抑制材料は電子輸送材料であるが、これは熱安定性を改善するだけでなくＥＴＬの同等の電子輸送特性を保持するからである。電子輸送材料に対する結晶化抑制材料の分子比が０．３より大きい場合、結晶化抑制材料のＴｇまでの温度、また場合によっては結晶化抑制材料のＴｇより高い温度でも、結晶化抑制材料は結晶化の過程を有効に停止することができる。実際の蒸着の観点からは、結晶化抑制材料が電子輸送材料である場合、電子輸送層中のその濃度は広い範囲を有してもよい。例えば、濃度は１０体積パーセントから６０体積パーセントまでの範囲でもよい。好適には、電子輸送層中の結晶化抑制材料の濃度は２０～５０体積パーセントの範囲内である。
【００１５】
結晶化抑制材料は、金属キレート化オキシノイド化合物、アントラセン誘導体、様々なブタジエン誘導体、様々な複素環式蛍光増白剤、ベンザゾール、オキサジアゾール、トリアゾール、ピリジンチアジアゾール、トリアジン、及び一部のシロール誘導体を含むがこれらに制限されない。例えば、結晶化抑制材料は、トリス（８－ヒドロキシキノリン）アルミニウム（Ａｌｑ）、２－（１，１－ジメチルエチル）－９，１０－ビス（２－ナフタレニル）アントラセン（ＴＢＡＤＮ）、及び９，１０－ジ－（２－ナフチル）アントラセン（ＡＤＮ）を含む。
【００１６】
結晶化抑制材料は、ＥＴＬ中に組み込まれた後、重大な光吸収の原因になってはならない。従って、結晶化抑制材料は、１．５ｅＶより広い光エネルギーバンドギャップを有する。好適には、結晶化抑制材料は電子輸送材料の光エネルギーバンドギャップより広い光エネルギーバンドギャップを有する。
【００１７】
また、結晶化抑制材料は１００℃より高い融点を有する無機材料から選択してもよい。無機材料は、当該材料がＥＴＬ中に組み込まれた際にＥＴＬ膜の結晶化を防止できるものである限り、任意の金属または金属化合物を含む。この場合、電子輸送材料に対する結晶化抑制材料の分子比は０．３～５の範囲内である。好適には、電子輸送材料に対する結晶化抑制材料の分子比は０．３～２の範囲内である。
【００１８】
結晶化抑制材料は、結晶化抑制材料と電子輸送材料との両方を同時に蒸発させることによってＥＴＬ中に組み込むことができる。また、「Ａ」が電子輸送材料の副層を意味し「Ｂ」が結晶化抑制材料の副層を意味する時、望ましいＥＴＬの厚さに達するまでＡ／Ｂ／Ａ／Ｂ／．．．Ａという順序によるなどして電子輸送材料と結晶化抑制材料の副層を交互に形成することによって、結晶化抑制材料をＥＴＬ中に組み込んでもよい。蒸発中または蒸発後、これらの副層の間で相互拡散が起こる。従って、この方法を使用して結晶化抑制材料を実際にＥＴＬ中に組み込むことができる。
【００１９】
本発明のＯＬＥＤは通常支持基板上に提供され、そこではカソードまたはアノードの何れが基板に接触してもよい。基板に接触する電極を便宜上ボトム電極と呼ぶ。従来、ボトム電極はアノードであるが、本発明はその構成に制限されない。基板は、光放射の目指す方向に応じて光透過性又は不透明の何れでもよい。光透過特性は、基板を通じてＥＬ放射を見るため望ましい。透明なガラスまたはプラスチックは一般にこうした場合に利用する。トップ電極を通じてＥＬ放射を見る用途の場合、ボトム支持体の透過特性は重要でないので、光透過性、光吸収性または光反射性でよい。この場合使用する基板は、ガラス、プラスチック、半導体材料、シリコン、セラミックス、及び回路基板材料を含むが、これらに制限されない。こうしたデバイス構成では、光透過性トップ電極を提供することが必要である。
【００２０】
ＥＬ放射をアノード１２０を通じて見る場合、アノードは対象放射に対して透明または実質上透明であるべきである。本発明で使用する一般的な透明アノード材料はインジウム－スズ酸化物（ＩＴＯ）、インジウム－亜鉛酸化物（ＩＺＯ）及びスズ酸化物であるが、アルミニウムまたはインジウムでドープした亜鉛酸化物、マグネシウム－インジウム酸化物、及びニッケル－タングステン酸化物を含むがこれらに制限されない他の金属酸化物も使用できる。こうした酸化物に加えて、窒化ガリウムのような金属窒化物、セレン化亜鉛のような金属セレン化物、及び硫化亜鉛のような金属硫化物をアノードとして使用してもよい。ＥＬ放射をカソード電極だけを通じて見る適用業務では、アノードの透過特性は重要でないので、透明、不透明または反射性であるかにかかわらず、任意の導電性材料を使用してよい。この適用業務のための導体の例は、金、イリジウム、モリブデン、パラジウム、及びプラチナを含むが、これらに制限されない。透過性または他の、通常のアノード材料は、４．０ｅＶより高い仕事関数を有する。望ましいアノード材料は一般に、気化、スパッタリング、化学蒸着、または電気化学手段といった何らかの適切な方法によって蒸着する。アノードは周知のフォトリソグラフィ処理を使用してパターン化してもよい。必要に応じて、他の層を蒸着する前にアノードを研磨し、表面粗度を減らして電気的短絡を最小化し反射率を向上してもよい。
【００２１】
必ずしも必要ではないが、アノード１２０に接触するＨＩＬを提供するのが有用であることが多い。ＨＩＬは、後続の有機層の膜形成特性を改善すると共にＨＴＬへの正孔の注入を促進しＯＬＥＤの駆動電圧を下げる役目を果たすことができる。ＨＩＬ中で使用する適切な材料は、米国特許第４，７２０，４３２号に記載のポルフィリン化合物、米国特許第６，２０８，０７５号に記載のプラズマ蒸着フルオロカーボンポリマー、及び例えばｍ－ＭＴＤＡＴＡ（４，４’，４”－トリス［（３－エチルフェニル）フェニルアミノ］トリフェニルアミン）のようないくつかの芳香族アミンを含むが、これらに制限されない。有機ＥＬデバイスにおいて有用であると伝えられる代替正孔注入材料は、第ＥＰ ０ ８９１ １２１ Ａ１号及び第ＥＰ １ ０２９９０９ Ａ１号に記載されている。
【００２２】
米国特許第６，４２３，４２９Ｂ２号に記載のように、ｐ型ドープ有機層もＨＩＬのため有用である。ｐ型ドープ有機層とは、層が導電性であり、電荷キャリアが主として正孔であることを意味する。ホスト材料からドーパント材料への電子移動の結果である電荷移動錯体の形成によって導電性が提供される。
【００２３】
ＯＬＥＤ中のＨＴＬ１３２は、芳香族第三級アミンのような少なくとも１つの正孔輸送化合物を含むが、ここで芳香族第三級アミンとは、少なくとも１つが芳香環の要素である炭素原子にだけ結合する少なくとも１つの三価窒素原子を含む化合物であると理解されている。１つの形態では、芳香族第三級アミンは、モノアリールアミン、ジアリールアミン、トリアリールアミン、またはポリマーアリールアミンといったアリールアミンでもよい。モノマートリアリールアミンの例は、米国特許第３，１８０，７３０号で、クリュプフェル（Ｋｌｕｐｆｅｌ）他によって例示されている。１つかそれ以上のビニル基によって置換され、かつ／または少なくとも１つの活性水素を含む基を備える他の適切なトリアリールアミンは、米国特許３，５６７，４５０号及び第３，６５８，５２０号でブラントリー（Ｂｒａｎｔｌｙ）他によって開示されている。
【００２４】
芳香族第三級アミンのさらに好適な種類は、米国特許第４，７２０，４３２号及び第５，０６１，５６９号で開示されているような少なくとも２つの芳香族第三級アミンモイエティを含むものである。ＨＴＬは単一の芳香族第三級アミン化合物またはその混合物から形成してもよい。有用な芳香族第三級アミンの例は以下である。
１，１－ビス（４－ジ－ｐ－トリルアミノフェニル）シクロヘキサン
１，１－ビス（４－ジ－ｐ－トリルアミノフェニル）－４－フェニルシクロヘキサン
４，４’－ビス（ジフェニルアミノ）クアドリフェニル
ビス（４－ジメチルアミノ－２－メチルフェニル）－フェニルメタン
Ｎ，Ｎ，Ｎ－トリ（ｐ－トリル）アミン
４－（ジ－ｐ－トリルアミノ）－４’－［４（ジ－ｐ－トリルアミノ）－スチリル］スチルベン
Ｎ，Ｎ，Ｎ’，Ｎ’－テトラ－ｐ－トリル－４－４’－ジアミノビフェニル
Ｎ，Ｎ，Ｎ’，Ｎ’－テトラフェニル－４，４’－ジアミノビフェニル
Ｎ，Ｎ，Ｎ’，Ｎ’－テトラ－１－ナフチル－４，４’－ジアミノビフェニル
Ｎ，Ｎ，Ｎ’，Ｎ’－テトラ－２－ナフチル－４，４’－ジアミノビフェニル
Ｎ－フェニルカルバゾール
４，４’－ビス［Ｎ－（１－ナフチル）－Ｎ－フェニルアミノ］ビフェニル
４，４’－ビス［Ｎ－（１－ナフチル）－Ｎ－（２－ナフチル）アミノ］ビフェニル
４，４”－ビス［Ｎ－（１－ナフチル）－Ｎ－フェニルアミノ］ｐ－テルフェニル
４，４’－ビス［Ｎ－（２－ナフチル）－Ｎ－フェニルアミノ］ビフェニル
４，４’－ビス［Ｎ－（３－アセナフテニル）－Ｎ－フェニルアミノ］ビフェニル
１，５－ビス［Ｎ－（１－ナフチル）－Ｎ－フェニルアミノ］ナフタレン
４，４’－ビス［Ｎ－（９－アンスリル）－Ｎ－フェニルアミノ］ビフェニル
４，４”－ビス［Ｎ－（１－アンスリル）－Ｎ－フェニルアミノ］－ｐ－テルフェニル
４，４’－ビス［Ｎ－（２－フェナンスリル）－Ｎ－フェニルアミノ］ビフェニル
４，４’－ビス［Ｎ－（８－フルオランテニル）－Ｎ－フェニルアミノ］ビフェニル
４，４’－ビス［Ｎ－（２－ピレニル）－Ｎ－フェニルアミノ］ビフェニル
４，４’－ビス［Ｎ－（２－ナフタセニル）－Ｎ－フェニルアミノ］ビフェニル
４，４’－ビス［Ｎ－（２－ペリレニル）－Ｎ－フェニルアミノ］ビフェニル
４，４’－ビス［Ｎ－（１－コロレニル）－Ｎ－フェニルアミノ］ビフェニル
２，６－ビス（ジ－ｐ－トリルアミノ）ナフタレン
２，６－ビス［ジ－（１－ナフチル）アミノ］ナフタレン
２，６－ビス［Ｎ－（１－ナフチル）－Ｎ－（２－ナフチル）アミノ］ナフタレン
Ｎ，Ｎ，Ｎ’，Ｎ’－テトラ（２－ナフチル）－４－４”－ジアミノ－ｐ－テルフェニル
４，４’－ビス｛Ｎ－フェニル－Ｎ－［４－（１－ナフチル）－フェニル］アミノ｝ビフェニル
４，４’－ビス「Ｎ－フェニル－Ｎ－（２－ピレニル）アミノ］ビフェニル
２，６－ビス［Ｎ，Ｎ－ジ（２－ナフチル）アミン］フルオレン
１，５－ビス［Ｎ－（１－ナフチル）－Ｎ－フェニルアミノ］ナフタレン
４，４’，４”－トリス［（３－メチルフェニル）フェニルアミノ］トリフェニルアニン
【００２５】
有用な正孔輸送材料の別の種類は、第ＥＰ １ ００９０４１号に記載の多環式芳香族化合物を含む。オリゴマー材料を含む、２つより多いアミン基を有する第三級芳香族アミンを使用してもよい。さらに、ポリ（Ｎ－ビニルカルバゾール）（ＰＶＫ）、ポリチオフェン、ポリピロール、ポリアニリン、及びＰＥＤＯＴ／ＰＳＳとも呼ばれるポリ（３，４－エチレンジオキシチオフェン）／ポリ（４－スチレンスルホネート）のような共重合体といったポリマー正孔輸送材料を使用してもよい。
【００２６】
米国特許第４，７６９，２９２号及び第５，９３５，７２１号にさらに十分に記載されているように、ＯＬＥＤ１００中のＬＥＬ１３４は、この領域での電子－正孔対の再結合の結果として電場発光が生じる発光または蛍光材料を含む。ＬＥＬは単一の材料から構成してもよいが、より一般的には、ゲスト化合物（単数または複数）によってドープしたホスト材料を含んでもよく、発光は主としてドーパントから生じ任意の色でよい。ＬＥＬ中のホスト材料は、電子輸送材料、正孔輸送材料、または正孔－電子の再結合をサポートする別の材料または材料の組み合わせでもよい。ドーパントは普通、高度蛍光染料から選択するが、第ＷＯ９８／５５５６１号、第ＷＯ００／１８８５１号、第ＷＯ００／５７６７６号、及び第ＷＯ００／７０６５５号に記載の遷移金属複合体のような燐光性化合物も有用である。通常、０．０１～１０重量％のドーパントをホスト材料中にコーティングする。例えばポリ（ｐ－フェニレンビニレン）、ＰＰＶのようなポリフルオレン及びポリビニルアリーレンといったポリマー材料をホスト材料として使用してもよい。この場合、分子の小さいドーパントをポリマーのホスト中に分子分散してもよく、また少ない方の成分をホストのポリマー中に共重合することによってドーパントを追加してもよい。
【００２７】
ドーパントとして染料を選択するための重要な関係は電子エネルギーバンドギャップの比較である。ホストからドーパント分子への効率的なエネルギー移動のためには、必要な条件は、ドーパントのバンドギャップがホスト材料のバンドギャップより小さいことである。また、燐光発光体の場合、ホストのトリプレットエネルギーレベルがホストからドーパントへのエネルギー移動を可能にするよう十分に高いことも重要である。
【００２８】
使用できることが知られているホスト及び発光分子は、米国特許第４，７６８，２９２号、第５，１４１，６７１号、第５，１５０，００６号、第５，１５１，６２９号、第５，４０５，７０９号、第５，４８４，９２２号、第５，５９３，７８８号、第５，６４５，９４８号、第５，６８３，８２３号、第５，７５５，９９９号、第５，９２８，８０２号、第５，９３５，７２０号、第５，０３５，７２１号、及び第６，０２０，０７８号で開示されたものを含むが、これらに制限されない。
【００２９】
８－ヒドロキシキノリン（オキシン）及び同様の誘導体の金属複合体は、電場発光をサポートできる有用なホスト化合物の１つの種類を構成する。有用なキレート化オキシノイド化合物の例は以下である。
ＣＯ－１：アルミニウムトリスオキシン［別名、トリス（８－キノリノラト）アルミニウム（ＩＩＩ）］
ＣＯ－２：マグネシウムビスオキシン［別名、ビス（８－キノリノラト）マグネシウム（ＩＩ）］
ＣＯ－３：ビス［ベンゾ｛ｆ｝－８－キノリノラト］亜鉛（ＩＩ）
ＣＯ－４：ビス（２－メチル－８－キノリノラト）アルミニウム（ＩＩＩ）－μ－オキソ－ビス（２－メチル－８－キノリノラト）アルミニウム（ＩＩＩ）
ＣＯ－５：インジウムトリスオキシン［別名、トリス（８－キノリノラト）インジウム］
ＣＯ－６：アルミニウムトリス（５－メチルオキシン）［別名、トリス（５－メチル－８－キノリノラト）アルミニウム（ＩＩＩ）］
ＣＯ－７：リチウムオキシン［別名、（８－キノリノラト）リチウム（Ｉ）］
ＣＯ－８：ガリウムオキシン［別名、トリス（８－キノリノラト）ガリウム（ＩＩＩ）］
ＣＯ－９：ジルコニウムオキシン［別名、テトラ（８－キノリノラト）ジルコニウム（ＩＶ）］
【００３０】
他の種類の有用なホスト材料は、２－（１，１－ジメチエチル）－９，１０－ビス（２－ナフタレニル）アントラセン（ＴＢＡＤＮ）、９，１０－ジ－（２－ナフチル）アントラセン（ＡＤＮ）、及び米国特許第５，９３５，７２１号に記載の誘導体といったアントラセンの誘導体、米国特許第５，１２１，０２９号に記載のジスチリルアリーレン誘導体、例えば２，２’，２”－（１，３，５－フェニレン）トリス［１－フェニル－１Ｈ－ベンジミダゾール］といったベンザゾール誘導体、及び、例えばビス（２－メチル－８－キノリノラト）（４－フェニルフェノラート）アルミニウム（Ｂ－Ａｌｑ）といった青色放射キレート化オキシノイド化合物を含むが、これらに制限されない。カルバゾール誘導体は燐光発光体のための特に有用なホストである。
【００３１】
有用な蛍光ドーパントは、アントラセン、テトラセン、キサンテン、ペリレン、ルブレン、クマリン、ローダミン、及びキナクリドン、ジシアノメチレンピラン化合物、チオピラン化合物、ポリメチン化合物、ピリリウム及びチアピリリウム化合物、フルオレン誘導体、ペリフランテン誘導体、インデノペリレン誘導体、ビス（アジニル）アミンボロン化合物、ビス（アジニル）メタン化合物及びカルボスチリル化合物の誘導体を含むが、これらに制限されない。
【００３２】
ＯＬＥＤ１００中のＥＴＬ１３８を形成する際使用する好適な薄膜形成材料は、一般に８－キノリノールまたは８－ヒドロキシキノリンとも呼ばれる、オキシン自体のキレートを含む金属キレート化オキシノイド化合物である。こうした化合物は電子の注入及び輸送を助け、高いレベルの性能を示し、容易に蒸着して薄膜を形成する。オキシノイド化合物の例は以下である。
ＣＯ－１：アルミニウムトリスオキシン［別名、トリス（８－キノリノラト）アルミニウム（ＩＩＩ）］
ＣＯ－２：マグネシウムビスオキシン［別名、ビス（８－キノリノラト）マグネシウム（ＩＩ）］
ＣＯ－３：ビス［ベンゾ｛ｆ｝－８－キノリノラト）亜鉛（ＩＩ）
ＣＯ－４：ビス（２－メチル－８－キノリノラト）アルミニウム（ＩＩＩ）－μ－オキソ－ビス（２－メチル－８－キノリノラト）アルミニウム（ＩＩＩ）
ＣＯ－５：インジウムトリスオキシン［別名、トリス（８－キノリノラト）インジウム］
ＣＯ－６：アルミニウムトリス（５－メチルオキシン）［別名、トリス（５－メチル－８－キノリノラト）アルミニウム（ＩＩＩ）］
ＣＯ－７：リチウムオキシン［別名、（８－キノリノラト）リチウム（Ｉ）］
ＣＯ－８：ガリウムオキシン［別名、トリス（８－キノリノラト）ガリウム（ＩＩＩ）］
ＣＯ－９：ジルコニウムオキシン［別名、テトラ（８－キノリノラト）ジルコニウム（ＩＶ）］
【００３３】
他の電子輸送材料は、米国特許第４，３５６，４２９号に記載の様々なブタジエン誘導体及び米国特許第４，５３９，５０７号に記載の様々な複素環式蛍光増白剤を含む。ベンザゾール、オキサジアゾール、トリアゾール、ピリジンチアジアゾール、トリアジン、及び一部のシロール誘導体も有用な電子輸送材料である。
【００３４】
ＥＴＬ中に結晶化抑制材料が存在するため、材料の選択範囲を拡大することができる。４，７－ジフェニル－１，１０－フェナントロリン（Ｂｐｈｅｎ）、２，９－ジメチル－４，７－ジフェニル－１，１０－フェナントロリン（ＢＣＰ）、及びそれらの誘導体といった、Ｔｇが７０℃未満、またさらには５０℃程度の電子輸送材料も、この場合ＥＴＬ中で使用してもよい。２，２’－（１，１’－ビフェニル）－４，４’－ジイルビス（４，６－（ｐ－トリル）－１，３，５－トリアジン）（ＴＲＡＺ）といった高いＴｇ（７０℃より高い）を有するＥＴＬ中に結晶化抑制材料を組み込む場合、ＥＴＬの膜形成及び電子輸送特性が改善することもある。
【００３５】
米国特許第６，０１３，３８４号に記載のように、ｎ型ドープ有機層もＥＴＬのため有用である。ｎ型ドープ有機層とは、層が導電性であり、電荷キャリアが主として電子であることを意味する。ドーパント材料からホスト材料への電子移動の結果である電荷移動錯体の形成によって導電性が提供される。この場合、ＥＴＬは、電子輸送材料、結晶化抑制材料、及びｎ－型ドーパント材料を含む。ｎ－型ドーパント材料は、例えば、Ｌｉ、Ｎａ、Ｋ、Ｒｂ、またはＣｓである。
【００３６】
光放射をアノードを通じてだけ見る場合、本発明で使用するカソード１４０はほぼあらゆる導電性材料から構成されるものでよい。望ましい材料は下にある有機層との良好な接触を保証する良好な膜形成特性を有し、低電圧での電子の注入を促進し、良好な安定性を有する。有用なカソード材料は低仕事関数金属（＜４．０ｅＶ）または金属合金を含むことが多い。米国特許第４，８８５，２２１号に記載のように、１つの好適なカソード材料はＭｇ：Ａｇ合金から構成され、その際銀の割合は１～２０％の範囲内である。カソード材料の別の適切な種類は、導電性金属の厚い層で上部を覆った有機層（例えば、ＥＴＬ）に接触する薄い無機ＥＩＬを備える二重層を含む。ここでは、無機ＥＩＬは好適には低仕事関数金属または金属塩を含み、その場合、厚い方の覆いとなる層は低仕事関数を有する必要はない。１つのこうしたカソードは、米国特許５，６７７，５７２号に記載のような、ＬｉＦの薄い層にＡｌの厚い層が続くものを含む。他の有用なカソード材料の組み合わせは、米国特許第５，０５９，８６１号、第５，０５９，８６２号、及び第６，１４０，７６３号に記載のものを含むが、これらに制限されない。
【００３７】
光放射をカソードを通じて見る場合、カソードは透明またはほぼ透明でなければならない。こうした用途の場合、金属は薄くなければならないか、また透明な導電性酸化物を使用しなければならないか、またはこうした材料を含む。光学的に透明なカソードは、米国特許第４，８８５，２１１号、第５，２４７，１９０号、第５，７０３，４３６号、第５，６０８，２８７号、第５，８３７，３９１号、第５，６７７，５７２号、第５，７７６，６２２号、第５，７７６，６２３号、第５，７１４，８３８号、第５，９６９，４７４号、第５，７３９，５４５号、第５，９８１，３０６号、第６，１３７，２２３号、第６，１４０，７６３号、第６，１７２，４５９号、第６，２７８，２３６号、第６，２８４，３９３号、日本国特許第ＪＰ３，２３４，９６３号、及び欧州特許第ＥＰ １０７６３６８号にさらに詳細に記載されている。カソード材料は通常熱気化、電子ビーム気化、イオンスパッタリング、または化学蒸着によって蒸着する。必要な場合、スルーマスク蒸着、例えば米国特許第５，２７６，３８０号及び欧州特許第ＥＰ ０ ７３２８６８号に記載のもののような一体型シャドーマスキング、レーザーアブレーション、及び選択的化学蒸着を含むが、これらに制限されない多くの周知の方法を通じてパターン化を達成してもよい。
【００３８】
場合によっては、有機ＥＩＬは電子注入及び電子輸送の両方をサポートする機能を果たすので必要に応じてＥＴＬと呼んでもよく、有機ＨＩＬは正孔注入及び正孔輸送の両方をサポートする機能を果たすので必要に応じてＨＴＬと呼んでもよい。また、当業技術分野では、放射ドーパントをＨＴＬに追加してもよく、このＨＴＬはホストの役目を果たしてもよいことが知られている。例えば、青色及び黄色の発光材料、シアン及び赤色の発光材料、または赤色、緑色、及び青色の発光材料を結合することによって白色発光ＯＬＥＤを形成するため、多数のドーパントを１つかそれ以上の層に追加してもよい。白色発光デバイスは、例えば、米国特許出願公開第２００２／００２５４１９Ａ１号、米国特許第５，６８３，８２３号、第５，５０３，９１０号、第５，４０５，７０９号、第５，２８３，１８２号、欧州特許第ＥＰ １ １８７ ２３５号、及び第ＥＰ １ １８２２４４号に記載されている。
【００３９】
当業技術分野で教示されるような電子または正孔阻止層といった追加層を本発明のデバイスで利用してもよい。正孔阻止層は一般に、例えば米国特許出願公開第２００２／００１５８５９Ａ１号の場合のように、燐光発光体デバイスの効率を改善するために使用する。
【００４０】
上記で言及した有機材料は熱気化のような気相法を通じて適切に蒸着されるが、膜形成を改善するため、例えば必要に応じてバインダを加えた溶剤のような流体から蒸着してもよい。材料がポリマーである場合、溶剤蒸着は有用であるが、スパッタリングまたはドナーシートからの熱転写といった他の方法を使用してもよい。熱気化によって蒸着される材料は、例えば米国特許第６，２３７，５２９号に記載のようなタンタル材料から構成されることの多い気化「ボート」から気化してもよく、またまずドナーシートにコーティングしてから基板の近くで昇華させてもよい。材料が混合物である層は別個の気化ボートを利用してもよく、また材料を予備混合して単一のボートまたはドナーシートからコーティングしてもよい。フルカラーディスプレイの場合、ＬＥＬの画素化が必要なことがある。このＬＥＬの画素化蒸着は、シャドウマスク、一体型シャドウマスク（米国特許第５，２９４，８７０号）、ドナーシートからの空間的に定義された熱色素転写（米国特許第５，６８８，５５１号、第５，８５１，７０９号、及び第６，０６６，３５７号）、及びインクジェット法（米国特許第６，０６６，３５７号）を使用して達成してもよい。
【００４１】
大部分のＯＬＥＤは湿気または酸素、またはそれらの両方の影響を受けやすいので、一般に、アルミナ、ボーキサイト、硫酸カルシウム、粘土、シリカゲル、ゼオライト、アルカリ金属酸化物、アルカリ土類金属酸化物、硫化物、または金属ハロゲン化物、及び過塩素酸塩といった乾燥剤と共に、窒素またはアルゴンといった不活性雰囲気中に密閉する。カプセル化及び乾燥の方法は、米国特許第６，２２６，８９０号に記載のものを含むが、これらに制限されない。さらに、カプセル化のためのＳｉＯｘ、テフロン（登録商標）、及び交互の無機／ポリマー層といった障壁層も当業技術分野で周知である。
【００４２】
本発明のＯＬＥＤデバイスは、望ましい場合その特性を向上するため様々な周知の光学作用を利用してもよい。これは、光透過を最大にするため層厚さを最適化すること、誘電体ミラー構造を提供すること、反射性電極を光吸収性電極によって置き換えること、ディスプレイの上に防眩性または反射防止性コーティングを提供すること、ディスプレイの上に偏光媒体を提供すること、またはディスプレイの上に着色、中性、または色変換フィルタを提供することを含む。フィルタ、偏光体、及び防眩性または反射防止性コーティングは特に、カバーの上またはカバーの一部として提供してもよい。
【００４３】
本発明は、大部分のＯＬＥＤ構成で利用してよい。こうした構成は、単一のアノード及びカソードを備える非常に簡単な構造から、画素を形成するアノード及びカソードの直交アレイから構成されるパッシブマトリックスディスプレイ、及び、各画素が独立して制御され、例えば、薄膜トランジスタ（ＴＦＴ）を備えるアクティブマトリックスディスプレイといったより複雑なデバイスまでを含む。
【００４４】
本明細書中で引用した特許及び他の刊行物の全体を引用によって本明細書の記載に援用する。

USING A CRSTALLIZATION-INHIBITOR IN ORGANIC ELECTROLUMINESCENT DEVICES FIELD OF INVENTION

The present invention relates to improving the performance of an organic electroluminescent (EL) device. More specifically this invention relates to inhibiting the crystallization of organic layers in an organic EL device.

BACKGROUND OF THE INVENTION

Organic electroluminescent (EL) devices or organic light-emitting devices (OLEDs) are electronic devices that emit light in response to an applied potential. The structure of an OLED comprises, in sequence, an anode, an organic EL medium, and a cathode. The organic EL medium disposed between the anode and the cathode is commonly comprised of an organic hole-transporting layer (HTL) and an organic electron-transporting layer (ETL). Holes and electrons recombine and emit light in the ETL near the interface of HTL/ETL. Tang et al. demonstrated highly efficient OLEDs using such a layer structure in "Organic Electroluminescent Diodes", Applied Physics Letters, 51,913 (1987) and in commonly assigned U.S. Patent 4,769, 292. Since then, numerous OLEDs with alternative layer structures have been disclosed. For example, there are three-layer OLEDs that contain an organic light-emitting layer (LEL) between the HTL and the ETL, such as that disclosed by Adachi et al.,"Electroluminescence in Organic Films with Three-Layer Structure", Japanese Journal of Applied Physics, 27, L269 (1988), and by Tang et al.,"Electroluminescence of Doped Organic Thin Films", Journal of Applied Plzysics, 65,3610 (1989). The LEL commonly includes of a host material doped with a guest material. Further, there are other multilayer OLEDs that contain additional functional layers, such as a hole-injecting layer (HIL), and/or an electron-injecting layer (EIL), and/or an electron-blocking layer (EBL), and/or a hole-blocking layer (HBL) in the devices. At the same time, many different types of EL materials are also synthesized and used in OLEDs. These new structures and new materials have further resulted in improved device performance.

In an OLED, crystallization of an organic layer is detrimental to the device performance, especially if the ETL is the one undergoing the crystallization process in the device. During device operation, if the temperature inside of a device (defined as device temperature) is higher than a glass transition temperature (Tg) of an organic layer in the OLED, the organic layer, will change its film formation from an amorphous state to a polycrystalline formation. This change will not only cause a film morphology change, but also cause a possible change in its ionization potential (Ip) and/or its electron energy band gap (Eg). As a result, electrical shorts can occur, carrier injection can deteriorate, or luminance efficiency can be reduced. Therefore, selecting high Tg materials, especially high Tg electron-transporting materials, is very necessary for the application of OLEDs.

Tg of organic materials can be obtained using a technique such as differential scanning colorimetry.

Tris (8-hydroxyquinoline) aluminum (Alq), one of the metal chelated oxinoid compounds, has been a commonly used electron-transporting material in OLEDs since Tang et al. disclosed its use in"Organic Electroluminesce`nt Diodes", Applied Physics Letters, 51,913 (1987). Alq has a reasonably high Tg (about 172°C). This property facilitates the operational stability of the OLEDs at a device temperature up to its Tg. However, the electron mobility of Alq is not quite as good as is expected. In order to improve the electron-transporting property in OLEDs, efforts are being made to try to use some other electron-transporting materials, such as other metal chelated oxinoid compounds, butadiene derivatives, heterocyclic optical brighteners, benzazoles, oxadiazoles, triazoles, pyridinethiadiazoles, triazines, and some silole derivatives.

Among those materials, it is found that 4, 7-diphenyl-1, 10-phenanthroline (Bphen) has a very high electron mobility.

Due to its high electron mobility and suitable energy band structure, Bphen as an electron-transporting material in an ETL of an OLED can efficiently transport electrons from the cathode into the LEL resulting in high luminous efficiency and low drive voltage. Unfortunately, Bphen has a low Tg (about 60°C), and a vacuum deposited amorphous Bphen layer in an OLED can be readily changed into a polycrystalline layer during operation, which results in a sudden drop in luminance and a sudden increase in drive voltage. Its operational lifetime is no longer than 20 hrs if the device is operated at 70°C, substantially minimizing the effectiveness of this material in an OLED.

SUMMARY OF THE INVENTION

It is therefore an object of the present invention to inhibit the crystallization of a low Tg ETL in an OLED.

It is another object of the present invention to make available for practical use in OLED devices a wider range of electron-transporting materials.

These objects are achieved by an organic electroluminescent device, comprising: a) an anode; b) a hole-transporting layer disposed over the anode; c) a light-emitting layer disposed over the hole-transporting layer for producing light in response to hole-electron recombination; d) an electron-transporting layer disposed over the light-emitting layer; e) a crystallization-inhibitor incorporated within the electron-transporting layer, wherein the crystallization-inhibitor prevents the electron-transporting layer from crystallizing during operation; and f) a cathode disposed over the electron-transporting layer.

The present invention makes use of a crystallization-inhibitor in the electron-transporting layer. It has been discovered that by incorporating a crystallization-inhibitor in electron-transporting materials, their effectiveness can be significantly improved. By this arrangement, the ETL can maintain its amorphous film formation at a temperature higher than the Tg of the electron-transporting material, and improve the EL performance of the OLED.

BRIEF DESCRIPTION OF THE DRAWINGS

FIG. 1 shows a cross-sectional view of the present invention having a crystallization-inhibitor incorporated within the electron-transporting layer; FIG. 2 is a graph, showing normalized luminance versus operational time, demonstrating the operational stability of the OLEDs fabricated in accordance with the present invention as well as the prior art; and FIG. 3 is a graph, showing normalized luminance versus operational time, demonstrating the operational stability of the other OLEDs fabricated in accordance with the present invention as well as the prior art.

Since device feature dimensions such as layer thicknesses are frequently in sub-micrometer ranges, the drawing of FIG. 1 is scaled for ease of visualization rather than dimensional accuracy.

DETAILED DESCRIPTION OF THE INVENTION

FIG. 1 is a cross-sectional view of an OLED 100 in accordance with the present invention. OLED 100 has an anode 120 and a cathode 140, at least one of which is transparent. Disposed between the anode and the cathode are at least a HTL 132, a LEL 134, and an ETL 138. This device is externally connected to a voltage/current source 150 through electrical conductors 160.

The particular device feature of the present invention is that the ETL 138 in the device contains both an electron-transporting material and a crystallization-inhibitor. The crystallization-inhibitor is defined as a material incorporated within a solid film such that the material can prevent the film from crystallization at certain conditions, such as, at temperatures higher than the Tg of the virgin solid film.

As is known, some electron-transporting materials have very good electron mobility and are potentially useful in OLEDs. However, these materials usually have low molecular weight and small molecular size resulting in a low Tg.

A thin solid film including a low Tg material can readily change from being amorphous to polycrystalline at high temperature, or under certain electrical fields, or under certain environmental conditions. One of the ways to improve the thermal property of the film is to modify the molecular structure of the material in the film.

However, as an alternative way, the present invention incorporates a crystallization-inhibitor within the film to improve its thermal property and to stabilize its film formation.

As a crystallization-inhibitor, a material should have very good thermal properties. Therefore, the crystallization-inhibitor is selected from organic materials having a Tg higher than 70°C. The organic material can be an electron-transporting material or a hole-transporting material. Preferably, the crystallization-inhibitor is an electron-transporting material because it will not only improve the thermal stability but also will maintain a comparable electron-transporting property of the ETL. When the molecular ratio of the crystallization-inhibitor to the electron-transporting material is higher than 0.3, the crystallization-inhibitor can effectively stop the crystallization process at the temperature up to the Tg of the crystallization-inhibitor, or even at a temperature higher than the Tg of the crystallization-inhibitor in some instances. From a practical deposition point of view, if the crystallization-inhibitor is an electron-transporting material, its concentration in the electron-transporting layer can have a wide range. For example, the concentration can range from 10 percent by volume to as high as 60 percent by volume. Preferably, the concentration of the crystallization-inhibitor in the electron-transporting layer is in the range of from 20 percent to 50 percent by volume.

The crystallization-inhibitor includes, but is not limited to, metal chelated oxinoid compounds, anthracene derivatives, various butadiene derivatives, various heterocyclic optical brighteners, benzazoles, oxadiazoles, triazoles, pyridinethiadiazoles, triazines, and some silole derivatives. For example, the crystallization-inhibitor includes tris (8-hydroxyquinoline) aluminum (Alq), 2-(1, 1-dimethyethyl)-9, 10-bis (2-naphthalenyl) anthracene (TBADN), and 9, 10-di-(2-naphthyl) anthracene (ADN).

Once the crystallization-inhibitor is incorporated within the ETL, it should not cause severe optical absorption. Therefore, the crystallization-inhibitor has an optical energy band gap wider than 1. 5 eV. Preferably, the crystallization-inhibitor has an optical energy band gap wider than the optical energy band gap of the electron-transporting material.

The crystallization-inhibitor can also be selected from inorganic materials having a melting point higher than 100°C. The inorganic material includes any metal or metal compound'as long as the material can prevent the ETL film from crystallization when the inorganic material is incorporated within the ETL. In this case, the molecular ratio of the crystallization-inhibitor to the electron-transporting material is in the range of from 0.3 to 5. Preferably, the molecular ratio of the crystallization-inhibitor to the electron-transporting material is in the range of from 0.3 to 2.

The crystallization-inhibitor can be incorporated within the ETL by simultaneously co-evaporating both the crystallization-inhibitor and the electron-transporting material. The crystallization-inhibitor can also be incorporated within the ETL by forming alternative sublayers of electron-transporting material and crystallization-inhibitor, such as with the sequence of A/B/A/B/.../A, until reaching the desired thickness of the ETL, wherein "A" stands for the sublayer of the electron-transporting material, and "B" the sublayer of the crystallization-inhibitor. During or after the evaporation, inter-diffusion occurs between these sublayers. Therefore, the crystallization-inhibitor can actually be incorporated within the ETL using this method.

The OLED of the present invention is typically provided over a supporting substrate where either the cathode or anode can be in contact with the substrate. The electrode in contact with the substrate is conveniently referred to as the bottom electrode. Conventionally, the bottom electrode is the anode, but the present invention is not limited to that configuration. The substrate can either be light transmissive or opaque, depending on the intended direction of light emission. The light transmissive property is desirable for viewing the EL emission through the substrate. Transparent glass or plastic is commonly employed in such cases. For applications where the EL emission is viewed through the top electrode, the transmissive characteristic of the bottom support is immaterial, and therefore can be light transmissive, light absorbing, or light reflective. Substrates for use in this case include, but are not limited to, glass, plastic, semiconductor materials, silicon, ceramics, and circuit board materials. It is necessary to provide in these device configurations a light-transparent top electrode.

When EL emission is viewed through anode 120, the anode should be transparent, or substantially transparent, to the emission of interest. Common transparent anode materials used in the present invention are indium-tin oxide (ITO), indium-zinc oxide (IZO) and tin oxide, but other metal oxides can work including, but not limited to, aluminum-or indium-doped zinc oxide, magnesium-indium oxide, and nickel-tungsten oxide. In addition to these oxides, metal nitrides such as gallium nitride, and metal selenides such as zinc selenide, and metal sulfides such as zinc sulfide, can be used as the anode. For applications where EL emission is viewed only through the cathode electrode, the transmissive characteristics of the anode are immaterial and any conductive material can be used, regardless if it is transparent, opaque or reflective. Example conductors for this application include, but are not limited to, gold, iridium, molybdenum, palladium, and platinum. Typical anode materials, transmissive or otherwise, have a work function higher than 4.0 eV. Desired anode materials are commonly deposited by any suitable way such as evaporation, sputtering, chemical vapor deposition, or electrochemical means. Anodes can be patterned using well known photolithographic processes. Optionally, anodes can be polished prior to the deposition of other layers to reduce surface roughness so as to minimize electrical shorts or enhance reflectivity.

While not always necessary, it is often useful to provide a HIL in contact with anode 120. The HIL can serve to improve the film formation property of subsequent organic layers and to facilitate injection of holes into the HTL reducing the driving voltage of the OLED. Suitable materials for use in the HIL include, but are not limited to, porphyrinic compounds as described in U.S.

Patent 4,720, 432, plasma-deposited fluorocarbon polymers as described in U.S.

Patent 6,208, 075, and some aromatic amines, for example, m-MTDATA (4,4', 4"-tris [ (3-ethylphenyl) phenylamino] triphenylamine). Alternative hole-injecting materials reportedly useful in organic EL devices are described in EP 0 891 121 Al and EP 1 029 909 Al.

A p-type doped organic layer is also useful for the HIL as described in U.S. Patent 6,423, 429 B2. A p-type doped organic layer means that the layer is electrically conductive, and the charge carriers are primarily holes. The conductivity is provided by the formation of a charge-transfer complex as a result of electron transfer from the host material to the dopant material.

HTL 132 in the OLED contains at least one hole-transporting compound such as an aromatic tertiary amine, which is understood to be a compound containing at least one trivalent nitrogen atom that is bonded only to carbon atoms, at least one of which is a member of an aromatic ring. In one form the aromatic tertiary amine can be an arylamine, such as a monoarylamine, diarylamine, triarylamine, or a polymeric arylamine. Exemplary monomeric triarylamines are illustrated by Klupfel et al. in U.S. Patent 3,180, 730. Other suitable triarylamines substituted with one or more vinyl radicals and/or comprising at least one active hydrogen-containing group are disclosed by Brantley et al. in U.S. Patents 3,567, 450 and 3,658, 520.

A more preferred class of aromatic tertiary amines are those which include at least two aromatic tertiary amine moieties as described in U.S. Patents 4,720, 432 and 5,061, 569. The HTL can be formed of a single or a mixture of aromatic tertiary amine compounds. Illustrative of useful aromatic tertiary amines are the following: 1, 1-Bis (4-di-p-tolylaminophenyl) cyclohexane; 1, 1-Bis (4-di-p-tolylaminophenyl)-4-phenylcyclohexane; 4,4'-Bis (diphenylamino) quadriphenyl; Bis (4-dimethylamino-2-methylphenyl) -phenylmethane; N, N, N-Tri (p-tolyl) amine; 4-(di-p-tolylamino)-4'-[4 (di-p-tolylamino)-styryl] stilbene; N, N, N', N'-Tetra-p-tolyl-4-4'-diaminobiphenyl; N, N, N', N'-Tetraphenyl-4, 4'-diaminobiphenyl; N, N, N', N'-tetra-1-naphthyl-4, 4'-diaminobiphenyl; N, N, N', N'-tetra-2-naphthyl-4, 4'-diaminobiphenyl; N-Phenylcarbazole; 4,4'-Bis [N-(l-naphthyl)-N-phenylamino] biphenyl; 4,4'-Bis [N-(l-naphthyl)-N-(2-naphthyl) amino] biphenyl; 4,4"-Bis [N-(l-naphthyl)-N-phenylamino] p-terphenyl; 4,4'-Bis [N-(2-naphthyl)-N-phenylamino] biphenyl; 4,4'-Bis [N-(3-acenaphthenyl)-N-phenylamino] biphenyl; 1, 5-Bis [N-(l-naphthyl)-N-phenylamino] naphthalene; 4,4'-Bis [N-(9-anthryl)-N-phenylamino] biphenyl; 4,4"-Bis [N-(l-anthryl)-N-phenylamino]-p-terphenyl; 4,4'-Bis [N-(2-phenanthryl)-N-phenylamino] biphenyl; 4,4'-Bis [N-(8-fluoranthenyl)-N-phenylamino] biphenyl; 4,4'-Bis [N-(2-pyrenyl)-N-phenylamino] biphenyl; 4,4'-Bis [N-(2-naphthacenyl)-N-phenylamino] biphenyl; 4, 4'-Bis [N-(2-perylenyl)-N-phenylamino] biphenyl; 4,4'-Bis [N-(1-coronenyl)-N-phenylamino] biphenyl; 2,6-Bis (di-p-tolylamino) naphthalene; 2,6-Bis [di-(l-naphthyl) amino] naphthalene; 2,6-Bis [N-(l-naphthyl)-N-(2-naphthyl) amino] naphthalene; N, N, N', N'-Tetra (2-naphthyl)-4, 4"-diamino-p-terphenyl 4,4'-Bis {N-phenyl-N-[4-(l-naphthyl)-phenyl] amino} biphenyl; 4,4'-Bis [N-phenyl-N-(2-pyrenyl) amino] biphenyl; 2,6-Bis [N, N-di (2-naphthyl) amine] fluorene; 1,5-Bis [N-(l-naphthyl)-N-phenylamino] naphthalene; and 4,4', 4"-tris [ (3-methylphenyl) phenylamino] triphenylamine.

Another class of useful hole-transporting materials includes polycyclic aromatic compounds as described in EP 1 009 041. Tertiary aromatic amines with more than two amine groups can be used including oligomeric materials. In addition, polymeric hole-transporting materials can be used such as poly (N-vinylcarbazole) (PVK), polythiophenes, polypyrrole, polyaniline, and copolymers such as poly (3, 4-ethylenedioxythiophene)/poly (4-styrenesulfonate) also called PEDOT/PSS.

As more fully described in U.S. Patents 4,769, 292 and 5,935, 721, the LEL 134 in OLED 100 includes a luminescent or fluorescent material where electroluminescence is produced as a result of electron-hole pair recombination in this region. The LEL can be comprised of a single material, but more commonly includes of a host material doped with a guest compound or compounds where light emission comes primarily from the dopant and can be of any color. The host materials in the LEL can be an electron-transporting material, a hole-transporting material, or another material or combination of materials that support hole-electron recombination. The dopant is usually selected from highly fluorescent dyes, but phosphorescent compounds, e. g. , transition metal complexes as described in WO 98/55561, WO 00/18851, WO 00/57676, and WO 00/70655 are also useful. Dopants are typically coated as 0.01 to 10% by weight into the host material. Polymeric materials such as polyfluorenes and polyvinylarylenes, e. g., poly (p-phenylenevinylene), PPV, can also be used as the host material. In this case, small molecule dopants can be molecularly dispersed into the polymeric host, or the dopant could be added by copolymerizing a minor constituent into the host polymer.

An important relationship for choosing a dye as a dopant is a comparison of the electron energy band gap. For efficient energy transfer from the host to the dopant molecule, a necessary condition is that the band gap of the dopant is smaller than that of the host material. For phosphorescent emitters it is also important that the host triplet energy level of the host be high enough to enable energy transfer from host to dopant.

Host and emitting molecules known to be of use include, but are not limited to, those disclosed in U.S. Patents 4, 768, 292; 5,141, 671; 5,150, 006; 5, 151, 629; 5,405, 709; 5, 484, 922; 5,593, 788; 5,645, 948; 5,683, 823; 5,755, 999; 5, 928, 802; 5,935, 720; 5,935, 721; and 6,020, 078.

Metal complexes of 8-hydroxyquinoline (oxine) and similar derivatives constitute one class of useful host compounds capable of supporting electroluminescence. Illustrative of useful chelated oxinoid compounds are the following: CO-1: Aluminum trisoxine [alias, tris (8-quinolinolato) aluminum (III)]; CO-2 : Magnesium bisoxine [alias, bis (8-quinolinolato) magnesium (II)]; CO-3 : Bis [benzo {f}-8-quinolinolato] zinc (II); CO-4 : Bis (2-methyl-8-quinolinolato) aluminum (III)-p.-oxo-bis (2-methyl-8-quinolinolato) aluminum (III); CO-5 : Indium trisoxine [alias, tris (8-quinolinolato) indium]; CO-6: Aluminum tris (5-methyloxine) [alias, tris (5-methyl-8-quinolinolato) aluminum (III) ]; CO-7 : Lithium oxine [alias, (8-quinolinolato) lithium (I)]; CO-8 : Gallium oxine [alias, tris (8-quinolinolato) gallium (III)] and CO-9: Zirconium oxine [alias, tetra (8-quinolinolato) zirconium (IV) ].

Other classes of useful host materials include, but are not limited to, derivatives of anthracene, such as 2-(l, 1-dimethyethyl)-9, 10-bis (2-naphthalenyl) anthracene (TBADN), 9, 10-di-(2-naphthyl) anthracene (ADN), and derivatives thereof as described in U.S. Patent 5,935, 721, distyrylarylene derivatives as described in U.S. Patent 5,121, 029, benzazole derivatives, for example, 2, 2', 2"-(1, 3,5-phenylene) tris [1-phenyl-lH-benzimidazole], andblue emitting metal chelated oxinoid compounds, for example, Bis (2-methyl-8-quinolinolato) (4-phenylphenolato) aluminum (B-Alq). Carbazole derivatives are particularly useful hosts for phosphorescent emitters.

Useful fluorescent dopants include, but are not limited to, derivatives of anthracene, tetracene, xanthene, perylene, rubrene, coumarin, rhodamine, and quinacridone, dicyanomethylenepyran compounds, thiopyran compounds, polymethine compounds, pyrilium and thiapyrilium compounds, fluorene derivatives, periflanthene derivatives, indenoperylene derivatives, bis (azinyl) amine boron compounds, bis (azinyl) methane compounds, and carbostyryl compounds.

Preferred thin film-forming materials for use in forming the ETL 138 in OLED 100 are metal chelated oxinoid compounds, including chelates of oxine itself, also commonly referred to as 8-quinolinol or 8-hydroxyquinoline.

Such compounds help to inject and transport electrons, exhibit high levels of performance, and are readily deposited to form thin films. Exemplary oxinoid compounds are the following: CO-1: Aluminum trisoxine [alias, tris (8-quinolinolato) aluminum (III) ]; CO-2 : Magnesium bisoxine [alias, bis (8-quinolinolato) magnesium (II)]; CO-3 : Bis [benzo {f}-8-quinolinolato] zinc (II); CO-4 : Bis (2-methyl-8-quinolinolato) aluminum (III)-.-oxo-bis (2-methyl-8-quinolinolato) aluminum (III); CO-5 : Indium trisoxine [alias, tris (8-quinolinolato) indium]; CO-6 : Aluminum tris (5-methyloxine) [alias, tris (5-methyl-8-quinolinolato) aluminum (III)]; CO-7 : Lithium oxine [alias, (8-quinolinolato) lithium (I)]; CO-8 : Gallium oxine [alias, tris (8-quinolinolato) gallium (III)]; and CO-9: Zirconium oxine [alias, tetra (8-quinolinolato) zirconium (IV)].

Other electron-transporting materials include various butadiene derivatives as disclosed in U.S. Patent 4,356, 429 and various heterocyclic optical brighteners as described in U.S. Patent 4,539, 507. Benzazoles, oxadiazoles, triazoles, pyridinethiadiazoles, triazines, and some silole derivatives are also useful electron-transporting materials.

Since there is a crystallization-inhibitor in the ETL, the material selection range can be extended. The electron-transporting material with a Tg lower than 70°C, even as low as 50°C, can now be used in the ETL, such as 4,7-diphenyl-1, 10-phenanthroline (Bphen), 2,9-dimethyl-4, 7-diphenyl-1, 10-phenanthroline (BCP), and their derivatives. When a crystallization-inhibitor is incorporated within an ETL having a high Tg (higher than 70°C) electron-transporting material, such as 2, 2'-(1, 1'-biphenyl)-4, 4'-diylbis (4, 6-(p-tolyl)-1, 3,5-triazine) (TRAZ), the film formation and the electron-transporting property of the ETL can also be improved.

An n-type doped organic layer is also useful for the ETL as described in U.S. Patent 6,013, 384. An n-type doped organic layer means that the layer is electrically conductive, and the charge carriers are primarily electrons.

The conductivity is provided by the formation of a charge-transfer complex as a result of electron transfer from the dopant material to the host material. In this case, the ETL contains electron-transporting material, crystallization-inhibitor, and the n-type dopant material. The n-type dopant material, for example, is Li, Na, K, Rb, or Cs.

When light emission is viewed solely through the anode, the cathode 140 used in the present invention can be comprised of nearly any conductive material. Desirable materials have good film-forming properties to ensure good contact with the underlying organic layer, promote electron injection at low voltage, and have good stability. Useful cathode materials often contain a low work-function metal (< 4.0 eV) or metal alloy. One preferred cathode material is comprised of a MgAg alloy wherein the percentage of silver is in the range of 1 to 20%, as described in U.S. Patent 4,885, 221. Another suitable class of cathode materials includes bilayers comprising a thin inorganic EIL in contact with an organic layer (e. g. , ETL), which is capped with a thicker layer of a conductive metal. Here, the inorganic EIL preferably includes a low work-function metal or metal salt, and if so, the thicker capping layer does not need to have a low work function. One such cathode is comprised of a thin layer of LiF followed by a thicker layer of Al as described in U.S. Patent 5,677, 572. Other useful cathode material sets include, but are not limited to, those disclosed in U.S.

Patents 5,059, 861; 5,059, 862; and 6,140, 763.

When light emission is viewed through the cathode, the cathode must be transparent or nearly transparent. For such applications, metals must be thin or one must use transparent conductive oxides, or includes these materials.

Optically transparent cathodes have been described in more detail in U.S. Patents 4,885, 211; 5,247, 190; 5,703, 436; 5,608, 287; 5, 837, 391; 5,677, 572; 5,776, 622; 5,776, 623; 5,714, 838; 5,969, 474; 5,739, 545; 5,981, 306; 6,137, 223; 6,140, 763; 6,172, 459; 6,278, 236; 6,284, 393; JP 3,234, 963; and EP 1 076 368. Cathode materials are typically deposited by thermal evaporation, electron-beam evaporation, ion sputtering, or chemical vapor deposition. When needed, patterning can be achieved through many well known methods including, but not limited to, through-mask deposition, integral shadow masking, for example as described in U.S. Patent 5,276, 380 and EP 0 732 868, laser ablation, and selective chemical vapor deposition.

In some instances, an organic EIL, which can optionally be named as ETL, serves the function of supporting both electron-injection and electron-transport; and an organic HIL, which can optionally be named as HTL, serves the function of supporting both hole-injection and hole-transport. It is also known in the art that emitting dopants can be added to an HTL, which can serve as a host.

Multiple dopants can be added to one or more layers in order to create a white-emitting OLED, for example, by combining blue-and yellow-emitting materials, cyan-and red-emitting materials, or red-, green-, and blue-emitting materials.

White-emitting devices are described, for example, in U.S. Patent Application Publication 2002/0025419 Al, U.S. Patents 5,683, 823,5, 503, 910, 5,405, 709, 5,283, 182, EP 1 187 235, and EP 1 182 244.

Additional layers such as electron or hole-blocking layers as taught in the art can be employed in devices of the present invention. Hole-blocking layers are commonly used to improve efficiency of phosphorescent emitter devices, for example, as in U.S. Patent Application Publication 2002/0015859 Al.

The organic materials mentioned above are suitably deposited through a vapor-phase method such as thermal evaporation, but can be deposited from a fluid, for example, from a solvent with an optional binder to improve film formation. If the material is a polymer, solvent deposition is useful but other methods can be used, such as sputtering or thermal transfer from a donor sheet.

The material to be deposited by thermal evaporation can be vaporized from an evaporation"boat"often comprised of a tantalum material, e. g. , as described in U.S. Patent 6,237, 529, or can be first coated onto a donor sheet and then sublimed in closer proximity to the substrate. Layers with a mixture of materials can utilize separate evaporation boats or the materials can be pre-mixed and coated from a single boat or donor sheet. For full color display, the pixelation of LELs may be needed. This pixelated deposition of LELs can be achieved using shadow masks, integral shadow masks (U.S. Patent 5,294, 870), spatially defined thermal dye transfer from a donor sheet (U.S. Patents 5,688, 551,5, 851,709, and 6,066, 357), and inkjet method (U.S. Patent 6,066, 357).

Most OLEDs are sensitive to moisture or oxygen, or both, so they are commonly sealed in an inert atmosphere such as nitrogen or argon, along with a desiccant such as alumina, bauxite, calcium sulfate, clays, silica gel, zeolites, alkaline metal oxides, alkaline earth metal oxides, sulfates, or metal halides and perchlorates. Methods for encapsulation and desiccation include, but are not limited to, those described in U.S. Patent 6,226, 890. In addition, barrier layers such as SiOx, Teflon, and alternating inorganic/polymeric layers are known in the art for encapsulation.

OLED devices of the present invention can employ various well known optical effects in order to enhance its properties if desired. This includes optimizing layer thicknesses to yield maximum light transmission, providing dielectric mirror structures, replacing reflective electrodes with light-absorbing electrodes, providing anti-glare or anti-reflection coatings over the display, providing a polarizing medium over the display, or providing colored, neutral density, or color conversion filters over the display. Filters, polarizers, and anti-glare or anti-reflection coatings can be specifically provided over the cover or as part of the cover.

The present invention can be employed in most OLED configurations. These include very simple structures comprising a single anode and cathode to more complex devices, such as passive matrix displays comprised of orthogonal arrays of anodes and cathodes to form pixels, and active-matrix displays where each pixel is controlled independently, for example, with a thin film transistor (TFT).

The entire contents of the patents and other publications referred to in this specification are incorporated herein by reference.

「特表2007-525023およびWO2005071772より引用」

[Claims] ホットエレクトロン・トランジスタ

【特許請求の範囲】
【請求項１】
少なくとも１つの入力信号を受けるように適応されたホットエレクトロン・トランジスタであって：
エミッタ電極；
前記エミッタ電極から隔てられたベース電極であり、前記入力信号の少なくとも一部が前記エミッタ電極と該ベース電極との間に与えられ、それにより電子が前記エミッタ電極から該ベース電極に向けて放出されるところのベース電極；
前記エミッタ電極と前記ベース電極との間に配置され、前記エミッタ電極と前記ベース電極との間の且つそれらへの電子輸送層として機能するように構成された第１のトンネル構造であり、電子の輸送がトンネリングによる輸送を少なくとも部分的に含むように、少なくとも第１のアモルファス絶縁体層、及び前記第１のアモルファス絶縁体層に直接的に隣接して配置され、且つそれと協働するように構成された第２の絶縁体層を含む第１のトンネル構造；
前記ベース電極から隔てられたコレクタ電極；及び
前記ベース電極と前記コレクタ電極との間に配置され、前記エミッタ電極から放出された電子の少なくとも一部の、前記ベース電極と前記コレクタ電極との間の、弾道輸送による輸送層として機能するように構成された第２のトンネル構造であり、それにより前記電子の前記一部が前記コレクタ電極で収集可能にされるところの第２のトンネル構造；
を有するトランジスタ。
【請求項２】
前記ベース電極及び前記コレクタ電極の少なくとも選択された１つが、少なくとも部分的に半金属で形成されているところの請求項１に記載のトランジスタ。
【請求項３】
前記ベース電極及び前記コレクタ電極の少なくとも選択された１つが、少なくとも部分的に金属シリサイドで形成されているところの請求項１に記載のトランジスタ。
【請求項４】
前記ベース電極及び前記コレクタ電極の少なくとも選択された１つが、少なくとも部分的に金属窒化物で形成されているところの請求項１に記載のトランジスタ。
【請求項５】
前記第２のトンネル構造が、ホットエレクトロン反射の第１の値を示すように構成され、且つ成形された障壁エネルギーバンド特性を有し、それにより前記ホットエレクトロン反射の第１の値が、成形された障壁エネルギーバンド特性を有さない第２のトンネル構造により示されるホットエレクトロン反射の第２の値より低くされているところの請求項１に記載のトランジスタ。
【請求項６】
前記成形された障壁エネルギーバンド特性が前記第２のトンネル構造の放物線状傾斜を含んでいるところの請求項５に記載のトランジスタ。
【請求項７】
前記エミッタ電極が所与のフェルミ準位を示すように構成され、且つ前記第１のトンネル構造が前記所与のフェルミ準位と２ｅＶ未満だけ異なる所与の伝導帯を示すように構成されているところの請求項１に記載のトランジスタ。
【請求項８】
少なくとも１つの入力信号を受けるように適応されたトランジスタであって：
エミッタ電極；
前記エミッタ電極から隔てられたベース電極であり、前記入力信号の少なくとも一部が前記エミッタ電極と該ベース電極との間に与えられ、それにより電子が前記エミッタ電極から該ベース電極に向けて放出されるところのベース電極；
前記エミッタ電極と前記ベース電極との間に配置され、前記エミッタ電極と前記ベース電極との間の且つそれらへの電子輸送層として機能するように構成された第１のトンネル構造であり、電子の輸送がトンネリングによる輸送を少なくとも部分的に含むように、少なくとも第１のアモルファス層を含む第１のトンネル構造；
前記ベース電極から隔てられたコレクタ電極；及び
前記ベース電極と前記コレクタ電極との間に配置され、前記エミッタ電極によって放出された電子の少なくとも一部の、前記ベース電極と前記コレクタ電極との間の、弾道輸送による輸送層として機能するように構成された第２のトンネル構造であり、それにより前記電子の前記一部が前記コレクタ電極で収集可能にされるところの第２のトンネル構造；
を有し、
前記第２のトンネル構造が、ホットエレクトロン反射の第１の値を示すように構成され、且つ成形された障壁エネルギーバンド特性を有し、それにより前記ホットエレクトロン反射の第１の値が、成形された障壁エネルギーバンド特性を有さない第２のトンネル構造により示されるホットエレクトロン反射の第２の値より低くされている
ところのトランジスタ。
【請求項９】
前記成形された障壁エネルギーバンド特性が前記第２のトンネル構造の放物線状傾斜を含んでいるところの請求項８に記載のトランジスタ。
【請求項１０】
複数の層を含み、それら間に定められる複数の界面と前記それら間を輸送される弾道電子とを具備するホットエレクトロン・トランジスタであり、前記複数の層が少なくとも第１層及び第２層を有し、前記第１層及び第２層が互いに隣接してそれらの間に第１の界面を定め、それにより前記弾道電子の少なくとも一部が前記第１の界面で反射される、ところのホットエレクトロン・トランジスタにおいて、少なくとも前記第１の界面での電子の反射を低減する方法であって：
第１の選定された波動関数を示すように前記第１層を構成する工程；及び
第１の割合の前記弾道電子が前記第１の界面で反射されるよう、第２の選定された波動関数を示すように前記第２層を構成する工程；
を有し、
前記第１の割合が、前記第２の選定された波動関数を示すように構成された前記第２層が存在しない場合に前記第１の界面で反射される前記弾道電子の第２の割合より小さい
ところの方法。
【請求項１１】
前記第２層が所与のエネルギーバンド構造を示し、且つ前記第２層を構成する前記工程が前記エネルギーバンド構造をある特定の形状に傾斜させることを含むところの請求項１０に記載の方法。
【請求項１２】
前記第２層が少なくとも１つの平面を有し、且つ前記第２層を構成する前記工程が前記平面に表面組織を付加することを含むところの請求項１０に記載の方法。
【請求項１３】
少なくとも１つの入力信号を受けるように適応された線形増幅器であって：
ホットエレクトロン・トランジスタであり：
第１のエミッタ電極、
前記第１のエミッタ電極から隔てられた第１のベース電極であり、前記入力信号の少なくとも第１の部分が前記第１のエミッタ電極と該第１のベース電極との間に与えられ、それにより電子が前記第１のエミッタ電極から該第１のベース電極に向けて放出されるところの第１のベース電極、
前記第１のエミッタ電極と前記第１のベース電極との間に配置され、前記第１のエミッタ電極と前記第１のベース電極との間の且つそれらへの電子輸送層として機能するように構成された第１のトンネル構造であり、電子の輸送がトンネリングによる輸送を少なくとも部分的に含むように、少なくとも第１のアモルファス絶縁体層、及び前記第１のアモルファス絶縁体層に直接的に隣接して配置され、且つそれと協働するように構成された第２の絶縁体層を含む第１のトンネル構造、
前記第１のベース電極から隔てられた第１のコレクタ電極、及び
前記第１のベース電極と前記第１のコレクタ電極との間に配置され、前記第１のエミッタ電極から放出された電子の少なくとも一部の、前記第１のベース電極と前記第１のコレクタ電極との間の、弾道輸送による輸送層として機能するように構成された第２のトンネル構造であり、それにより前記電子の前記一部が前記第１のコレクタ電極で収集可能にされるところの第２のトンネル構造、
を有するホットエレクトロン・トランジスタ；並びに
ホットホール・トランジスタであり：
第２のエミッタ電極、
前記第２のエミッタ電極から隔てられた第２のベース電極であり、前記入力信号の少なくとも第２の部分が前記第２のエミッタ電極と該第２のベース電極との間に与えられ、それにより正孔が前記第２のエミッタ電極から該第２のベース電極に向けて放出されるところの第２のベース電極、
前記第２のエミッタ電極と前記第２のベース電極との間に配置され、前記第２のエミッタ電極と前記第２のベース電極との間の且つそれらへの正孔輸送層として機能するように構成された第３のトンネル構造であり、正孔の輸送がトンネリングによる輸送を少なくとも部分的に含むように、少なくとも第３のアモルファス絶縁体層、及び前記第３のアモルファス絶縁体層に直接的に隣接して配置され、且つそれと協働するように構成された第４の絶縁体層を含む第３のトンネル構造、
前記第２のベース電極から隔てられた第２のコレクタ電極、及び
前記第２のベース電極と前記第２のコレクタ電極との間に配置され、前記第２のエミッタ電極から放出された正孔の少なくとも一部の、前記第２のベース電極と前記第２のコレクタ電極との間の、弾道輸送による輸送層として機能するように構成された第４のトンネル構造であり、それにより前記正孔の前記一部が前記第２のコレクタ電極で収集可能にされるところの第４のトンネル構造、
を有するホットホール・トランジスタ；
を有し、
前記ホットエレクトロン・トランジスタ及び前記ホットホール・トランジスタがプッシュプル増幅器構成で構成されている
ところの線形増幅器。

What is claimed is:

1. A hot electron transistor adapted for receiving at least one input signal, said transistor comprising:
an emitter electrode;
a base electrode spaced apart from said emitter electrode such that at least a portion of said input signal may be applied across the emitter and base electrodes and, consequently, electrons are emitted from the emitter electrode toward the base electrode;
a first tunneling structure disposed between said emitter and base electrodes and configured to serve as a transport of electrons between and to said emitter and base electrodes, said first tunneling structure including at least a first amorphous insulating layer and a different, second insulating layer disposed directly adjacent to and configured to cooperate with said first amorphous insulating layer such that the transport of electrons includes, at least in part, transport by means of tunneling;
a collector electrode spaced apart from said base electrode; and
a second tunneling structure disposed between said base and collector electrodes and configured to serve as a transport, between said base and collector electrodes, of at least a portion of said electrons emitted from said emitter electrode by means of ballistic transport such that the portion of the electrons is collectable at said collector electrode.

2. The transistor of Claim 1, wherein at least a selected one of said base electrode and said collector electrode is formed, at least in part, of a semi-metal.

3. The transistor of Claim 1 wherein at least a selected one of said base electrode and said collector electrode is formed, at least in part, of a metal-silicide.

4. The transistor of Claim 1 wherein at least a selected one of said base electrode and said collector electrode is formed, at least in part, of a metal-nitride.

5. The transistor of Claim 1 wherein said second tunneling structure is configured to exhibit a first value of hot electron reflection, and wherein said second tunneling structure includes a shaped barrier energy band characteristic such that said first value of hot electron reflection is lower than a second value of hot electron reflection that would be exhibited by the second tunneling structure without the shaped barrier energy band characteristic.

6. The transistor of Claim 5 wherein said shaped barrier energy band characteristic includes a parabolic grading of said second tunneling structure. 7. The transistor of Claim 1 wherein said emitter electrode is configured to exhibit a given Fermi level, and wherein said first tunneling structure is configured to exhibit a given conduction band such that said given conduction band differs from said given Fermi level by less than 2 eV.

8. A transistor adapted for receiving at least one input signal, said transistor comprising: an emitter electrode; a base electrode spaced apart from said emitter electrode such that at least a portion of said input signal maybe applied across the emitter and base electrodes and, consequently, electrons are emitted from the emitter electrode toward the base electrode; a first tunneling structure disposed between said emitter and base electrodes and configured to serve as a transport of electrons between and to said emitter and base electrodes, said first tunneling structure including at least a first amorphous layer such that the transport of electrons includes, at least in part, transport by means of tunneling; a collector electrode spaced apart from said base electrode; and a second tunneling structure disposed between said base and collector electrodes and configured to serve as a transport, between said base and collector electrodes, of at least a portion of said electrons emitted by said emitter electrode by means of ballistic transport such that said portion of the electrons is collectable at said collector electrode, wherein said second tunneling structure is configured to exhibit a first value of hot electron reflection, and wherein said second tunneling structure includes a shaped barrier energy band characteristic such that said first value of hot electron reflection is lower than a second value of hot electron reflection that would be exhibited by the second tunneling structure without the shaped barrier energy band characteristic.

9. The transistor of Claim 8 wherein said shaped barrier energy band characteristic includes a parabolic grading of said second tunneling structure.

10. In a hot electron transistor including a plurality of layers with a plurality of interfaces defined therebetween and ballistic electrons being transported therebetween, said plurality of layers including at least a first layer and a second layer adjacent and juxtaposed to each other and defining a first interface therebetween such that at least a portion of said ballistic electrons maybe reflected at said first interface, a method for reducing electron reflection at at least said first interface comprising: configuring said first layer to exhibit a first, selected wave function; and configuring said second layer to exhibit a second, selected wave function such that a first fraction of said ballistic electrons is reflected at said first interface, wherein said first fraction is smaller than a second fraction of said ballistic electrons that would be reflected at said first interface without said second layer being configured to exhibit said second, selected wave function.

11. The method of Claim 10 wherein said second layer exhibits a given energy band structure, and wherein configuring said second layer includes grading said energy band structure in a particular way.

12. The method of Claim 10 wherein said second layer includes at least one planar surface, and wherein configuring said second layer includes adding a surface texture to said one planar surface.

13. A linear amplifier adapted for receiving at least one input signal, said linear amplifier comprising: a hot electron transistor including a first emitter electrode, a first base electrode spaced apart from said first emitter electrode such that at least a first portion of said input signal may be applied across the first emitter and first base electrodes and, consequently, electrons are emitted from the first emitter electrode toward the first base electrode, a first tunneling structure disposed between said first emitter and first base electrodes and configured to serve as a transport of electrons between and to said first emitter and first base electrodes, said first tunneling structure including at least a first amorphous insulating layer and a different, second insulating layer disposed directly adjacent to and configured to cooperate with said first amorphous insulating layer such that the transport of electrons includes, at least in part, transport by means of tunneling, a first collector electrode spaced apart from said first base electrode, and a second tunneling structure disposed between said first base and first collector electrodes and configured to serve as a transport, between said first base and first collector electrodes, of at least a portion of said electrons emitted from said first emitter electrode by means of ballistic transport such that said portion of the electrons is collectable at said first collector electrode; and a hot hole transistor including a second emitter electrode, a second base electrode spaced apart from said second emitter electrode such that at least a second portion of said input signal may be applied across the second emitter and second base electrodes and, consequently, holes are emitted from the second emitter electrode toward the second base electrode, a third tunneling structure disposed between said second emitter and second base electrodes and configured to serve as a transport of holes between and to said second emitter and second base electrodes, said third tunneling structure including at least a third amorphous insulating layer and a different, fourth insulating layer disposed directly adjacent to and configured to cooperate with said third amorphous insulating layer such that the transport of holes includes, at least in part, transport by means of tunneling, a second collector electrode spaced apart from said second base electrode, and a fourth tunneling structure disposed between said second base and second collector electrodes and configured to serve as a transport, between said second base and second collector electrodes, of at least a portion of said hot holes emitted by said second emitter electrode by means of ballistic transport such that said portion of the holes is collectable at said second collector electrode; wherein said hot electron transistor and said hot hole transistor are configured in a push-pull amplifier configuration.

「特表2007-535178およびWO2005106927より引用」

ホットエレクトロン・トランジスタ

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概してトランジスタに関し、特に、トンネル構造に基づくトランジスタとその応用に関する。より具体的には、本発明はトンネル構造に基づく薄膜トランジスタとその応用に関する。
【背景技術】
【０００２】
金属－絶縁体－金属－絶縁体－金属（Ｍ－Ｉ－Ｍ－Ｉ－Ｍ）構成を含むトンネル・ホットエレクトロン・トランジスタ増幅器は１９６０年にミード（Ｍｅａｄ）によって初めて提案され（非特許文献１参照）、１９８１年にヘイブルーム（Ｈｅｉｂｌｕｍ）によって詳細に検討された（非特許文献２参照）。図１は、従来技術に係る典型的なＭ－Ｉ－Ｍ－Ｉ－Ｍトランジスタを例示している。なお、図面においては様々な図を通して可能な限り、似通った構成要素には似通った参照符号を用いることとする。また、図は明りょう化のため縮尺通りには描かれていない。
【０００３】
図１は典型的なＭ－Ｉ－Ｍ－Ｉ－Ｍトランジスタ１００の部分断面図である。Ｍ－Ｉ－Ｍ－Ｉ－Ｍトランジスタ１００は金属及び絶縁体の単層が交互になったものを有しており、それらにはエミッタ電極１１０、ベース電極１１２、コレクタ電極１１４、エミッタ障壁１１６及びコレクタ障壁１１８が含まれる。
【０００４】
他の研究者等も同様のトランジスタ構造について、エピタキシャル成長させた金属－絶縁体構造（非特許文献３参照）、ＩＩＩ－Ｖ族半導体構造（非特許文献４及び５参照）や、強磁性金属（非特許文献６参照）及び絶縁体（非特許文献７参照）を用いた構造を利用して研究してきた。
【０００５】
加えて、数多くの回路応用においては、相補的な対を具備し、一方のトランジスタが正のベース－エミッタ電圧でターンオンし、他方の相補型トランジスタが負のベース－エミッタ電圧でターンオンすることが有利である。このようにして、プッシュプル式の増幅器回路又はスイッチ回路が構築され得る。このようなデバイスの例には、比較的低い休止電力を用いる、シリコンＣＭＯＳ又はバイポーラ・プッシュプル電力増幅器が含まれる。
【０００６】
従来技術のホットホール・トランジスタ（非特許文献８参照）は先述のホットエレクトロン・トランジスタと同じＭ－Ｉ－Ｍ－Ｉ－Ｍを有している。デバイス動作もまた同様であるが、電子の代わりに正孔がデバイスの電荷キャリアであるという例外がある。しかしながら、従来技術のホットホール・トランジスタは従来技術のＭ－Ｉ－Ｍ－Ｉ－Ｍホットエレクトロン・トランジスタと同一の問題を共有するものである。

【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、上述の現行技術が抱える問題を解決しながら性能向上された、高速な薄膜デバイスを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一態様に従った、少なくとも１つの入力信号を受けるように適応されたホットエレクトロン・トランジスタは、エミッタ電極、エミッタ電極から隔てられたベース電極であり、入力信号の少なくとも一部がエミッタ電極と該ベース電極との間に与えられ、それにより電子がエミッタ電極から該ベース電極に向けて放出されるところのベース電極、を有する。当該トランジスタはまた、エミッタ電極とベース電極との間に配置され、エミッタ電極とベース電極との間の且つそれらへの電子輸送層として機能するように構成された第１のトンネル構造を有する。第１のトンネル構造は、電子の輸送がトンネリングによる輸送を少なくとも部分的に含むように、少なくとも第１のアモルファス絶縁体層、及び第１のアモルファス絶縁体層に直接的に隣接して配置され、且つそれと協働するように構成された第２の絶縁体層を含む。当該トランジスタはさらに、ベース電極から隔てられたコレクタ電極、及びベース電極とコレクタ電極との間の第２のトンネル構造を有する。第２のトンネル構造は、エミッタ電極から放出された電子の少なくとも一部の、ベース電極とコレクタ電極との間の、弾道輸送による輸送層として機能するように構成され、それにより電子の一部はコレクタ電極で収集される。入力信号は、例えば、バイアス電圧、信号電圧又は電磁放射線を含み得る。
【０００９】
トランジスタに関する他の一態様においては、ベース電極及びコレクタ電極の少なくとも選択された１つは、少なくとも部分的に半金属で形成されている。あるいは、ベース電極及びコレクタ電極の選択された１つは、少なくとも部分的に金属シリサイド又は金属窒化物で形成されている。
【００１０】
さらに他の一態様においては、第２のトンネル構造は、ホットエレクトロン反射の第１の値を示すように構成され、且つ成形された障壁エネルギーバンド特性を有し、それによりホットエレクトロン反射の第１の値は、成形された障壁エネルギーバンド特性を有さない第２のトンネル構造により示されるであろうホットエレクトロン反射の第２の値より低くされている。より具体的には、成形された障壁エネルギーバンド特性は第２のトンネル構造の放物線状傾斜を含んでいる。
【００１１】
他の一態様においては、トランジスタは電子放出エネルギー幅の第１の値を示すように構成され、且つ第１のトンネル構造は成形された障壁エネルギーバンド特性を有し、それにより電子放出エネルギー幅の第１の値は、成形された障壁エネルギーバンド特性を有さないトランジスタにより示されるであろう電子放出エネルギー幅の第２の値より低くされている。
【００１２】
さらに他の一態様においては、エミッタ電極は所与のフェルミ準位を示すように構成され、且つ第１のトンネル構造は所与のフェルミ準位と２ｅＶ未満だけ異なる所与の伝導帯を示すように構成されている。
【００１３】
本発明の更なる一態様に従った、少なくとも１つの入力信号を受けるように適応されたホットホール・トランジスタは、エミッタ電極、エミッタ電極から隔てられたベース電極であり、入力信号の少なくとも一部がエミッタ電極と該ベース電極との間に与えられ、それにより正孔がエミッタ電極から該ベース電極に向けて放出されるところのベース電極、を有する。当該ホットホール・トランジスタはまた、エミッタ電極とベース電極との間に配置され、エミッタ電極とベース電極との間の且つそれらへの正孔輸送層として機能するように構成された第１のトンネル構造を有する。第１のトンネル構造は、正孔の輸送がトンネリングによる輸送を少なくとも部分的に含むように、少なくとも第１のアモルファス絶縁体層、及び第１のアモルファス絶縁体層に直接的に隣接して配置され、且つそれと協働するように構成された第２の絶縁体層を含む。当該トランジスタはさらに、ベース電極から隔てられたコレクタ電極、及びベース電極とコレクタ電極との間に配置され、エミッタ電極から放出されたホットホールの少なくとも一部の、ベース電極とコレクタ電極との間の、弾道輸送による輸送層として機能するように構成された第２のトンネル構造であり、それにより正孔の一部がコレクタ電極で収集されるところの第２のトンネル構造を有する。入力信号は、例えば、バイアス電圧、信号電圧又は電磁放射線を含み得る。
【００１４】
本発明の他の一態様は、複数の層を含み、それら間に定められる複数の界面とそれら間を輸送される弾道電子とを具備するホットエレクトロン・トランジスタにおいて使用する方法である。複数の層は少なくとも第１層及び第２層を有し、第１層及び第２層は互いに隣接してそれらの間に第１の界面を定め、それにより弾道電子の少なくとも一部は第１の界面で反射される。少なくとも第１の界面での電子の反射を低減する方法は、第１の選定された波動関数を示すように第１層を構成する工程、及び第１の割合の弾道電子が第１の界面で反射されるよう、第２の選定された波動関数を示すように第２層を構成する工程を有する。第１の割合は、第２の選定された波動関数を示すように構成された第２層が存在しない場合に第１の界面で反射される弾道電子の第２の割合より小さい。
【００１５】
本発明のさらに他の一態様は、少なくとも１つの入力信号を受けるように適応されたトランジスタであり、当該トランジスタは、エミッタ電極、エミッタ電極から隔てられたベース電極であり、入力信号の少なくとも一部がエミッタ電極と該ベース電極との間に与えられ、それにより電子がエミッタ電極から該ベース電極に向けて放出されるところのベース電極を有する。当該トランジスタはまた、エミッタ電極とベース電極との間に配置され、エミッタ電極とベース電極との間の且つそれらへの電子輸送層として機能するように構成された第１のトンネル構造を有する。当該トランジスタはさらに、ベース電極から隔てられたコレクタ電極、及びベース電極とコレクタ電極との間に配置され、エミッタ電極によって放出された電子の少なくとも一部の、ベース電極とコレクタ電極との間の、弾道輸送による輸送層として機能するように構成された第２のトンネル構造であり、それにより電子の一部がコレクタ電極で収集可能にされるところの第２のトンネル構造を有する。第２のトンネル構造は、ホットエレクトロン反射の第１の値を示すように構成されるとともに、選定された波動関数を示すように構成され、それによりホットエレクトロン反射の第１の値が、選定された波動関数を有さない第２のトンネル構造により示されるであろうホットエレクトロン反射の第２の値より低くされている。
【００１６】
本発明のさらに他の一態様は、少なくとも１つの入力信号を受けるように適応された線形増幅器である。当該線形増幅器はホットエレクトロン・トランジスタを有し、そのホットエレクトロン・トランジスタは、第１のエミッタ電極、及び第１のエミッタ電極から隔てられた第１のベース電極であり、入力信号の少なくとも第１の部分が第１のエミッタ電極と該第１のベース電極との間に与えられ、それにより電子が第１のエミッタ電極から該第１のベース電極に向けて放出されるところの第１のベース電極を有する。ホットエレクトロン・トランジスタはまた、第１のエミッタ電極と第１のベース電極との間に配置され、第１のエミッタ電極と第１のベース電極との間の且つそれらへの電子輸送層として機能するように構成された第１のトンネル構造を有する。第１のトンネル構造は、電子の輸送がトンネリングによる輸送を少なくとも部分的に含むように、少なくとも第１のアモルファス絶縁体層、及び第１のアモルファス絶縁体層に直接的に隣接して配置され、且つそれと協働するように構成された第２の絶縁体層を含む。ホットエレクトロン・トランジスタはさらに、第１のベース電極から隔てられた第１のコレクタ電極、及び第１のベース電極と第１のコレクタ電極との間に配置され、第１のエミッタ電極から放出された電子の少なくとも一部の、第１のベース電極と第１のコレクタ電極との間の、弾道輸送による輸送層として機能するように構成された第２のトンネル構造であり、それにより電子の一部が第１のコレクタ電極で収集可能にされるところの第２のトンネル構造を有する。当該線形増幅器はまたホットホール・トランジスタを有し、そのホットホール・トランジスタは、第２のエミッタ電極、及び第２のエミッタ電極から隔てられた第２のベース電極であり、入力信号の少なくとも第２の部分が第２のエミッタ電極と該第２のベース電極との間に与えられ、それにより正孔が第２のエミッタ電極から該第２のベース電極に向けて放出されるところの第２のベース電極を有する。ホットホール・トランジスタはまた、第２のエミッタ電極と第２のベース電極との間に配置され、第２のエミッタ電極と第２のベース電極との間の且つそれらへの正孔輸送層として機能するように構成された第３のトンネル構造を有する。第３のトンネル構造は、正孔の輸送がトンネリングによる輸送を少なくとも部分的に含むように、少なくとも第３のアモルファス絶縁体層、及び第３のアモルファス絶縁体層に直接的に隣接して配置され、且つそれと協働するように構成された第４の絶縁体層を含む。ホットホール・トランジスタはさらに、第２のベース電極から隔てられた第２のコレクタ電極、及び第２のベース電極と第２のコレクタ電極との間に配置され、第２のエミッタ電極から放出されたホットホールの少なくとも一部の、第２のベース電極と第２のコレクタ電極との間の、弾道輸送による輸送層として機能するように構成された第４のトンネル構造であり、それにより正孔の一部が第２のコレクタ電極で収集可能にされるところの第４のトンネル構造を有する。当該線形増幅器においては、ホットエレクトロン・トランジスタ及びホットホール・トランジスタはプッシュプル増幅器構成で構成されている。
【発明を実施するための最良の形態】
【００１７】
図面を参照しながら本発明について説明する。なお、図面においては明りょう化のため、ある一定の要素は縮尺通りに描かれていない。また、種々の図面に用いられる垂直、水平などといった記載上の用語は単に説明のためのものであり、説明される構造やデバイスの実用的な向きを限定することを意図するものではない。
【００１８】
以下の記載は、当該技術分野における通常の知識を有する者による本発明の実施を可能とし、特許出願とその要件の内容で提供されるものである。記載の実施形態への様々な変更が当業者に明らかとなるものであり、ここに記載の包括的な原理は他の実施形態に適用され得るものである。故に、本発明は示される実施形態に限定されるものではなく、原理とここに記載される特徴とに一致する最も広い範囲が認められるべきものである。
【００１９】
Ｍ－Ｉ－Ｍ－Ｉ－Ｍ薄膜トランジスタ構造は１９６０年頃から検討されてきたが、商業的に有用なデバイスは今日まで誰によっても実証されて来なかった。材料の処理と理解、デバイス製造、及びデバイスのモデル化技術の状況における最近の進展は、適切に制御されたＭ－Ｉ－Ｍ－Ｉ－Ｍ薄膜トランジスタの実現とその動作の理解の可能性に関して良い方向に寄与するものである。さらに、本発明の出願人によって生み出された革新は、以下で詳細に説明されるように、従来のＭ－Ｉ－Ｍ－Ｉ－Ｍ薄膜トランジスタの更なる進展を可能にするものである。
【００２０】
トンネル・ホットエレクトロン・トランジスタの改善について説明する。
【００２１】
この開示において、薄膜ホットエレクトロン・トランジスタ構造への主要な革新について説明するが、これは本発明に係るデバイスを従来の不成功のデバイスから区別し、本発明に係るデバイスを実現可能な薄膜トランジスタにするものである。加えて、幾つかの実行可能な促進技術について説明する。
【００２２】
薄膜金属－絶縁体構造に二重絶縁体（すなわち、Ｉ－Ｉ）構造を利用することは、例えば米国特許第６５３４７８４号明細書（以下、７８４特許と称する）にて詳細に説明されている。なお、この特許は本出願人に譲渡されたものであり、参照することによりここに組み込まれる。エミッタ障壁にＩ－Ｉ構成を含めることにより少なくとも２つの問題が解決される。第１に、Ｉ－Ｉ構造は単一の絶縁体トンネル接合より有意に大きい非線形性を有するトンネル接合が得られ、その結果、より低い直流バイアス（高効率且つ低ノイズ性）で、より高い微分導電率（高速性）が得られる。加えて、絶縁体－絶縁体界面での電荷の蓄積が回避される場合、２つの絶縁体層を用いることによりエミッタ－ベース容量も低減され得る。第２に、ベースに放出されるホットエレクトロンのエネルギー分布は、単一絶縁体トンネル接合によるそれより遙かに狭くなり、それにより電流利得が増大される結果となる。
【００２３】
米国特許第６５６３１８５号明細書（以下、１８５特許と称する）には、図１のＭ－Ｉ－Ｍ－Ｉ－ＭトランジスタのＩ層の一方又は双方として多層（ｍｕｌｔｉｌａｙｅｒ）トンネル構造を含んだ構造を具備する接合トランジスタが開示されている。なお、この特許は本出願人に譲渡されたものであり、参照することによりここに組み込まれる。すなわち、接合トランジスタの場合、エミッタ障壁１１６及び／又はコレクタ障壁１１８が多層トンネル構造を含んでいる。当業者に知られているように、接合トランジスタはトランジスタの動作点と出力を駆動する電力とを設定するために、外部のバイアス源（図示せず）からのバイアス電圧又はバイアス電流を使用する。これらの外部バイアス源は、例えば、コモンエミッタ構成ではベース－エミッタ接合の電位及び／又はコレクタ－エミッタ接合の電位として電圧を印加するように構成される。例えば、バイアス源はエミッタ及びベース電極間に電圧を印加して、エミッタ障壁１１６内の電位、ひいては、エミッタ電極１１０からベース電極１１２への電子のトンネル確率を制御するために用いられてもよい。いったん放出されると、電子はエミッタ障壁１１６、ベース電極１１２、コレクタ障壁１１８をトンネルし、最終的に所与の収集効率でコレクタ電極１１４へとトンネルする。収集効率はベース電極１１２を妨げられずにトンネルする電子の割合の関数である。トンネル確率はベースへの印加電圧と他の材料特性とによって決定される。
【００２４】
図２は、エミッタ障壁に二重絶縁体構造を含むこのような接合トランジスタの一例を示している。このＮ－Ｉ－Ｉ－Ｎ－Ｉ－Ｎ（一般に、Ｎは非絶縁体層、Ｉは絶縁体層）トランジスタは従来のＭ－Ｉ－Ｍ－Ｉ－Ｍトンネル・ホットエレクトロン・トランジスタ構造を改良したものであり、
そのエネルギーバンド図が図２に示されている。Ｎ－Ｉ－Ｉ－Ｎ－Ｉ－Ｎトランジスタにおいては、エミッタトンネル接合がホットエレクトロンをベースに注入する。電子は弾道輸送（ｂａｌｌｉｓｔｉｃｔｒａｎｓｐｏｒｔ）によって薄い金属ベースを走行する。弾道輸送は散乱に支配されない速度を有する（例えば、電子の）動きであると理解され、その速度は平衡熱運動速度より大きい。それに対し、共鳴トンネルは準定常エネルギーレベルを介しての電子の動きである。
【００２５】
注入された電子がコレクタ障壁を乗り越えるに十分なエネルギーを有する場合、それらの電子は弾道経路を進んでコレクタ金属に到達する。他方、ベース－エミッタ電位を制御するベース内の比較的冷たい（ｃｏｌｄ）電子はコレクタ障壁を乗り越えるに十分なエネルギーを有していない。トランジスタの電流利得は、エミッタからコレクタへのホットエレクトロン電流のベース電流に対する比によって決定される。先出の１８５特許及び７８４特許に開示されているように、Ｎ層は例えば、これらには限られないが、金属、半金属（ｓｅｍｉ－ｍｅｔａｌ）、金属シリサイド及び金属窒化物などの多様な材料で形成されてもよい。
【００２６】
引き続き図２を参照するに、Ｎ－Ｉ－Ｉ－Ｎ－Ｉ－Ｎホットエレクトロン・トランジスタ構造に対応するエネルギーバンド図２００が例示されている。エネルギーバンド図２００はｘ軸２０２（薄膜積層体の厚さｔを表している）及びｙ軸２０４（エネルギーＥを表している）を有している。Ｎ－Ｉ－Ｉ－Ｎ－Ｉ－Ｎホットエレクトロン・トランジスタ構造のエネルギーバンド図２００の各種部分は、エミッタ電極２１０、ベース電極２１２、コレクタ電極２１４、エミッタ障壁構造２１６及びコレクタ障壁構造２１８に対応している。エミッタ障壁構造２１６は第１の絶縁体層２１６Ａ及び第２の絶縁体層２１６Ｂを含んでいる。すなわち、エミッタ電極２１０、ベース電極２１２及びコレクタ電極２１４はＮ－Ｉ－Ｉ－Ｎ－Ｉ－Ｎホットエレクトロン・トランジスタ構造の“Ｎ”層に対応し、エミッタ障壁構造２１６の第１の絶縁体層２１６Ａ及び第２の絶縁体層２１６Ｂ並びにコレクタ障壁構造２１８はＮ－Ｉ－Ｉ－Ｎ－Ｉ－Ｎホットエレクトロン・トランジスタ構造の“Ｉ”層に対応している。エミッタ電極２１０とベース電極２１２との間に印加されるバイアス電圧（図示せず）は、エミッタ電極２１０からの弾道電子２２０を生じさせる。弾道電子２２０の電子エネルギー分布２２１は矢印で表されたエネルギー準位２２２付近を中心とするピークを有する曲線によって表されている。エネルギーバンド図２００によって表されたトランジスタ構造に二重絶縁体構造（すなわち、第１の絶縁体層２１６Ａ及び第２の絶縁体層２１６Ｂ）を使用することにより、例えば、電子エネルギー分布２２１の狭ピーク幅化がもたらされ、それによってトランジスタの効率が向上される。
【００２７】
さらに、ベース電極及びコレクタ電極の一方又は双方を形成するために、半金属材料、金属シリサイド又は金属窒化物が使用されてもよい。例えばコバルトシリサイド（ＣｏＳｉ２）やタングステンシリサイド（ＷＳｉ２）等の金属シリサイドは、導電率及びキャリア濃度が金属と半導体のそれらの間にあるという点で半金属性である。半金属は高い導電率と高い電流利得との間でトレードオフを示す。
【００２８】
薄膜トランジスタの特性を改善する助けとなり得るもう１つの重要なことは、エミッタ障壁及びコレクタ障壁の一方又は双方の成形である。障壁は、トランジスタ素子を走行する電子が成形されたエネルギーバンドに遭遇するように、片側又は両側で薄膜の電子的特性の傾斜を制御することによって成形され得る。例えば、障壁を形成する際に組成、電子親和力、電荷中性準位、電子質量や誘電率などの因子を変えることによって、障壁の成形は実現されてもよい。曲線的なコレクタ障壁は、例えば、電極と障壁との界面でのホットエレクトロンの反射を抑制する。また、成形されたエミッタ障壁により、エミッタ電極からベース電極へ向けての電子放出の狭幅化がもたらされる。
【００２９】
薄膜トランジスタへの更にもう１つの改良は、エミッタ障壁及びコレクタ障壁の一方又は双方に低い障壁を使用することである。低い障壁を使用することにより、従来の薄膜トランジスタで使用される高い障壁の場合とは対照的に、高い導電率（高速性）とホットエレクトロンの低い散乱率（高利得）との双方が得られる。
【００３０】
本発明に係るＮ－Ｉ－Ｉ－Ｎ－Ｉ－Ｎトランジスタには従来技術に対して様々な利点が存在する。Ｎ－Ｉ－Ｉ－Ｎ－Ｉ－Ｎトランジスタは半導体及びエピタキシーの使用なしでも形成され得る薄膜デバイスである。例えば、Ｎ－Ｉ－Ｉ－Ｎ－Ｉ－Ｎトランジスタは多様な基板上に形成され得るように、完全に金属と絶縁体とで（すなわち、Ｍ－Ｉ－Ｉ－Ｍ－Ｉ－Ｍ構造として）形成されてもよい。Ｎ－Ｉ－Ｉ－Ｎ－Ｉ－Ｎトランジスタの堆積及び処理の温度は、例えばフレキシブル高分子基板などの、高温処理に耐えられない基板に適合するように低くされる。また、Ｎ－Ｉ－Ｉ－Ｎ－Ｉ－Ｎは高速デバイスであり、その遮断（ｃｕｔ－ｏｆｆ）周波数（ｆＴ）はテラヘルツ領域まで伸び得る。
【００３１】
図４Ａ及び４Ｂは、本発明に係るＮ－Ｉ－Ｉ－Ｎ－Ｉ－Ｎトンネル・ホットエレクトロン・トランジスタ構造を示している。図４Ａは本発明に係る改良されたＮ－Ｉ－Ｉ－Ｎ－Ｉ－Ｎトンネル・ホットエレクトロン・トランジスタに対応するエネルギーバンド図４００を示している。エネルギーバンド図４００はエミッタ電極４１０、ベース電極４１２、コレクタ電極構造４１４、エミッタ障壁構造４１６及びコレクタ障壁構造４１８のエネルギーバンド準位を含んでいる。エミッタ障壁構造は第１の絶縁体層４１６Ａ及び第２の絶縁体層４１６Ｂを含む二重絶縁体構造を有している。ベース電極４１２は金属シリサイドで形成されている。さらに、コレクタ電極構造４１４は金属シリサイド層４１４Ａ及び金属層４１４Ｂを含んでいる。図４Ｂは、エネルギーバンド図に対応するＮ－Ｉ－Ｉ－Ｎ－Ｉ－Ｎトンネル・ホットエレクトロン・トランジスタ４５０（及び等価回路図）の部分立面図を示している。
【００３２】
図４Ａのエネルギーバンド図４００及び図４Ｂの立面図で表されるＮ－Ｉ－Ｉ－Ｎ－Ｉ－Ｎトンネル・ホットエレクトロン・トランジスタは、本発明によって提供される従来技術に対する様々な改善を具体化するものである。このＮ－Ｉ－Ｉ－Ｎ－Ｉ－Ｎトランジスタに含まれる改善には様々な要因が寄与している。
【００３３】
半導体トランジスタと比較して、図４Ｂのトランジスタ構造の応答性は以下に起因して高速である：１）膜と活性接合領域とが薄いことによりキャリア輸送時間が短い；２）デバイスまでとデバイス内とに金属性あるいは半金属性の導電層を使用することにより、特に、薄いベース層内の、また特に数百ギガヘルツを超える周波数で、直列抵抗が低減される；３）高い微分導電率のＮ－Ｉ－Ｉ－Ｎエミッタ構造を用いることにより、低いエミッタ抵抗と高いトランスインピーダンス利得がもたらされる；及び４）低誘電率の基板材料を用いることにより基板の寄生容量が低減される。Ｎ－Ｉ－Ｉ－Ｎ－Ｉ－Ｎトランジスタに含まれる膜が薄いため、エミッタ障壁を通過するトンネル時間は１フェムト秒程度である。さらに、ベース電極４１２（およそ１０ｎｍ厚さ）とコレクタ障壁構造４１８（およそ８ｎｍ厚さ）とを横切るホットエレクトロンの弾道輸送は、０．１ピコ秒程度又はそれ未満である。図４Ａ及び４Ｂに示されるトランジスタにおいては、高い導電率の金属リード線が接合までの全長にわたって延在しており、それによって半導体デバイスと比較すると寄生抵抗が大幅に低減されるとともに、高い最大発振周波数（ｆｍａｘ）がもたらされる。また、ある特定材料の高周波での導電率はその材料のプラズマ周波数によって制限されることが知られている。半導体のプラズマ周波数は最大で１ＴＨｚ程度であるが金属のプラズマ周波数は紫外線領域にあり、その結果、Ｎ－Ｉ－Ｉ－Ｎ－Ｉ－Ｎトランジスタの電極層の高周波導電率は半導体デバイスのそれより遙かに高いものとなる。加えて、エミッタ障壁に二重絶縁体構造を用いることにより比較的低い直流バイアス電流での高トランスコンダクタンス利得のための高い微分導電率が可能となり、それによって高い遮断周波数ｆＴが得られる（二重絶縁体構造の詳細は、例えば先出の７８４特許にて開示されている）。さらに、一般に用いられている半導体基板は高誘電率を示すことが知られているが、Ｎ－Ｉ－Ｉ－Ｎ－Ｉ－Ｎトランジスタは多様な基板と相性が良いので、Ｎ－Ｉ－Ｉ－Ｎ－Ｉ－Ｎトランジスタは低誘電率の基板上に製造されることができ、故に、寄生容量が最小化される。
【００３４】
従来のＭ－Ｉ－Ｍ－Ｉ－Ｍ及びその他のホットエレクトロン・トランジスタと比較して、図４Ａのトランジスタは電流利得性能に幾つかの改善を組み入れている。第１に、エネルギーバンド図４００のコレクタ障壁部分が有する成形された特徴は、ベース電極－コレクタ障壁－コレクタ電極構造の界面での電子の反射を低減する助けとなる。加えて、半金属性のベース及びコレクタ層（金属シリサイド層として図４Ａに標示されている）はまた、通常の金属層と比較してこれらの界面での電子の反射を低減する。第２に、Ｍ－Ｉ－Ｉ－Ｍトンネルエミッタは単純なＭ－Ｉ－Ｍエミッタ構造より高い微分導電率と放出される電子の狭いエネルギー広がりとを示す。第３に、金属のフェルミエネルギー準位と絶縁体の伝導帯エッジとの間の低い障壁高さは、電子の反射と弾性電子散乱とを低減する。上述の改善要因の詳細についてはこの後すぐに説明する。
【００３５】
改善された薄膜トランジスタの開発は本出願人による或る重要な認識に導かれている。具体的には、本出願人は非絶縁体層と絶縁体層との結合に基づく薄膜トランジスタにおける利得制限過程の物理、並びにこれらの利得制限機構を克服する方策について認識し、完全に分析するに至った。認識されたのは、ホットエレクトロン・トランジスタの電流利得は以下の４つの機構：すなわち、１）ベース電極でのホットエレクトロン散乱；２）ベース－コレクタリーク電流；３）注入されたホットエレクトロンのエネルギー分布広がり；及び４）電極－障壁界面での量子力学的反射；によって制限されることである。
【００３６】
これら４つの機構の各々について図５と図２と参照しながら説明する。図５は、図２に示されたＮ－Ｉ－Ｉ－Ｎ－Ｉ－Ｎホットエレクトロン・トランジスタのエネルギーバンド図２００の構成要素を、先述の４つの利得制限機構とともに含んでいる。図５に示される利得制限機構は、ベースにおけるホットエレクトロン散乱効果５０５（下向きの矢印と囲み数字の１とで表されている）、ベース－コレクタリーク電流５１０（水平の矢印と囲み数字の２とで表されている）、注入されたホットエレクトロンのエネルギー分布広がり５２０（電子エネルギー分布曲線２２１のそれぞれの側の矢印の対と囲み数字の３とで表されている）、及び電極－障壁界面での量子力学的反射（曲線の矢印と囲み数字の４とで表されている）を含んでいる。
【００３７】
ベース電極でのホットエレクトロン散乱５０５は電子－電子相互作用及び電子－フォノン相互作用による弾性散乱である。このような弾性散乱はコレクタ障壁を乗り越えるに十分なエネルギーを有するホットエレクトロンの数を減少させる。既知の通り、散乱確率はフェルミ準位を超える電子エネルギーの増加に伴って急激に増大する。
【００３８】
このホットエレクトロン散乱の問題は、例えばニオブ（Ｎｂ）－五酸化ニオブ（Ｎｂ２Ｏ５）、タンタル（Ｔａ）－酸化チタン（ＴｉＯ２）及びＴａ－酸化タンタル（Ｔａ２Ｏ５）等の低いトンネル障壁（例えば、２ｅＶ未満）を用いることと、例えば金属シリサイド等の半金属性ベース電極を用いることとによって解決され得る。従来のＭ－Ｉ－Ｍ－Ｉ－Ｍ構造は例えば酸化アルミ（Ｎｂ２Ｏ５）等の高い障壁の酸化物を使用しており、完全に冷やされない限り、電流利得を大幅に制限していた。注入されたホットエレクトロンが散乱されずに弾道的にベース電極を横断する確率はベース輸送係数αＢで与えられる：
【００３９】
【数１】
イメージ ID=000003

ここで、ｘＢはベース電極の厚さ、ＬＢはベース電極を形成する材料における平均自由工程（単位はｎｍ／ｅＶ２）であり、そしてＶｅはフェルミ準位より高いホットエレクトロン・エネルギーである。金属におけるＬＢの典型値は２０ｎｍ／ｅＶ２程度である。故に、例えば、１０ｎｍのベース電極を横断する０．３ｅＶのホットエレクトロンは、およそαＢ～０．１４のベース輸送係数を有することになる。本出願人は半金属におけるホットエレクトロン散乱長に関する如何なる公表データも認識していないが、半金属における自由電子濃度（およそ１０２２ｃｍ－３）は金属と比較して低いため、半金属の散乱長は従来の金属におけるそれよりも長いものであると考えられる。半金属における電子－フォノン散乱率及び欠陥散乱率は検討されておらず、先述の効果は更なる実験的検討により定量化されるべきである。
【００４０】
第２の、ベース－コレクタリーク電流５１０（又は暗電流）の問題は、コレクタ障壁のエネルギーバンド高さが低すぎる場合に、ベース電極内のコールドエレクトロンがコレクタ障壁を介してコレクタ電極にトンネルする場合があり、またその逆も然りであるという事実に起因している。この異質のトンネル電流はベース－コレクタリーク電流を構成し、トランジスタの電流利得を低下させる。
【００４１】
ベース－コレクタリーク電流の問題は、コレクタ障壁のエネルギーバンドの高さ、幅及び形状を適切に選定することによって解決され得る。コレクタ障壁のエネルギーバンド高さの選定は、ホットエレクトロン散乱の低減（低い障壁高さを要する）とベース－コレクタトンネル電流の低減（高い障壁高さを要する）との間でトレードオフの関係にある。本出願人はデバイスモデルを用い、０．３ｅＶから０．８ｅＶの範囲のエネルギーバンド高さを有するコレクタ障壁は、これら２つの競合要因間の優れたトレードオフをもたらすことを見出した。また、ベース－コレクタリーク電流の問題は、ホットエレクトロン散乱問題を参照して先述されたように、より低いコレクタ障壁のエネルギーバンド高さを用いることによって当然に軽減され得る。なぜなら、低誘電率材料を用いることによって量子力学的な鏡像力（ｉｍａｇｅ ｆｏｒｃｅ）が増大され得るからである。
【００４２】
同様に、コレクタ障壁のエネルギーバンド厚さの選定はデバイスの速度とリーク電流との間でトレードオフの関係にある。より厚い障壁はより低いリーク電流をもたらすが、障壁を横切る弾道電子の輸送時間は増大することになる。すなわち、１０７から１０８ｃｍ／ｓまでの間である弾道速度で走行するホットエレクトロンが２０ｎｍの障壁を横断するには、５ｎｍの障壁を横断するのに要するより長い時間を要する。さらなる問題は、弾道電子が散乱するとともに熱運動化して障壁の伝導帯エッジまで下がってくる場合である。本発明に係るデバイスで使用される障壁は一般にアモルファス材料を含んでいるので、電子伝導（すなわち、ドリフト及び拡散）の移動度は非常に低い。従って、所与の電子がコレクタ電極に到達するための時間は、電子が熱運動化する場合には有意に増大することになる。故に、障壁の厚さは熱運動化による衝突確率を最小化するように選定されるべきである。
【００４３】
さらに、コレクタ障壁のエネルギーバンド形状はホットエレクトロンの通過確率に多大な影響を有する。同様に、実効的な障壁のエネルギーバンド高さは障壁のエネルギーバンド高さの平均値にほぼ等しいので、障壁のエネルギーバンド形状はベース－コレクタリーク電流に影響を及ぼす。故に、リーク電流はまた、ホットエレクトロンの通過に関して適切な障壁のエネルギーバンド形状を選定する際にも考慮されるべきである。この点については以下の適切箇所にて詳細に説明する。
【００４４】
第３の、注入されたホットエレクトロンのエネルギー分布広がり５２０の問題は、エミッタ障壁をトンネルする電子は唯一のエネルギーを有するわけではないという事実に起因している。すなわち、エミッタ障壁から出てくる電子はエネルギーの広がりを有するホットエレクトロンである。非常に熱い（すなわち、高エネルギー）電子は遙かに大きい弾性散乱確率を有する一方で、比較的冷たい（すなわち、低エネルギー）電子は低いコレクタ障壁通過確率を有するので、トランジスタの利得が低下される結果となる。
【００４５】
ホットエレクトロンのエネルギー広がりは、エミッタ障壁に二重絶縁体構造を含めることによって解決され得る。様々な二重絶縁体構造の詳細については先出の７８４特許及び１８５特許にて説明されている。図６Ａは、放出された電子の分布を狭くすることを例示しており、単一の絶縁体エミッタからの理論的なホットエレクトロン分布が二重絶縁体構造を含むエミッタのそれと比較されている。図６Ａは、単一絶縁体Ｍ－Ｉ－Ｍエミッタ及び二重絶縁体Ｍ－Ｉ－Ｉ－Ｍエミッタから注入されたホットエレクトロンのエネルギー分布の比較を示している。図６Ａは、第１のグラフ６０１Ａと第２のグラフ６０１Ｂとを含む複合グラフ６００を有している。グラフ６００の上部は、単一絶縁体Ｍ－Ｉ－Ｍエミッタエネルギーバンド図６１０Ａのための、距離に対応する第１のｘ軸６０２Ａとエネルギーに対応するｙ軸６０４Ａとを有している。ｙ軸６０４Ａと、電流に対応する第２のｘ軸６１５Ａとは、電流－エネルギー分布曲線６２０Ａのための軸である。同様にグラフ６００の下部は、二重絶縁体Ｍ－Ｉ－Ｉ－Ｍエミッタエネルギーバンド図６１０Ｂのための、距離に対応する第１のｘ軸６０２Ｂとエネルギーに対応するｙ軸６０４Ｂとを有している。また、電流－エネルギー分布曲線６２０Ｂがｙ軸６０４Ｂ及び第２のｘ軸６１５Ｂ上に示されている。電流－エネルギー分布曲線６２０Ａと６２０Ｂとを比較することで理解されるように、エミッタの二重絶縁体構造は遙かに狭い電流／エネルギー分布ピークを生じさせる。二重絶縁体構造を含むエミッタからのホットエレクトロンの狭い分布は電流利得を増大させる結果となる。
【００４６】
引き続き図６Ａを参照するに、二重絶縁体構造を含むエミッタに起因する狭い電子分布は、例えば周波数乗算器や短パルス発生器などの、Ｎ－Ｉ－Ｉ－Ｎ－Ｉ－Ｎトランジスタの一部の非伝統的用途においても有用となり得るものである。Ｎ－Ｉ－Ｉ－Ｎダイオード構造は逆バイアスでの低電流性の更なる利益をもたらすものであり、それはスイッチング用途において有用となり得る。逆バイアスでの低電流性は薄い凹凸型エミッタ金属を用いることによって更に促進され得る。その薄い凹凸型エミッタ金属は、例えば、高圧且つ低陰極電圧でのスパッタリングによって形成され得る。図６Ｂは、このような凹凸型コレクタ電極の一例を示しており、例示されているトランジスタ６５０は、二重絶縁体エミッタ障壁（第１の絶縁体層６５４及び第２の絶縁体層６５６を有する）を含み、コレクタ電極６５８はコレクタ障壁１１８から離れた側に階段状の凹凸を有するように示されている。
【００４７】
第４の、非絶縁体－絶縁体界面でのホットエレクトロンの量子力学的反射５３０の問題は、４つの利得制限機構の中で解決するのに最も能力を試される問題である。非特許文献１１によれば、パラジウム（Ｐｄ）－二酸化シリコン（ＳｉＯ２）－シリコン（Ｓｉ）構造においてホットエレクトロンの振動的通過（ｏｓｃｉｌｌａｔｏｒｙｔｒａｎｓｍｉｓｓｉｏｎ）が実験的に観測されている。本出願人は、概して、量子力学的反射の問題の抑制には、薄膜トランジスタ素子を横切る波動関数のコントラストの低減が必要であるとの認識に至った。本出願人は、この後すぐに詳細に説明されるように、この重要な問題を解決するための２本柱の手法を提案する。
【００４８】
第１の手法は、ベース及びコレクタ電極とコレクタ障壁との間の波動関数のコントラスト、すなわち、電極の伝導帯エッジ（ＥｅＶだけフェルミ準位の下側）と絶縁体のそれ（コレクタ障壁の頂部）との間のエネルギー差を最小化するために、半金属性のベース及びコレクタ電極を使用することに基づくものである。例えばアルミニウムや銅などの典型的な金属はフェルミ準位より１０ｅＶ程度下側に導電体エッジを有する。例えばニオブや銀などの或る特定のその他の金属はフェルミ準位より５ｅＶ程度下側に導電体エッジを有するため、本発明に係るトランジスタにおいて使用するには、これらの金属がより好ましい。さらに、金属シリサイドはおよそ１０２２ｃｍ－３のキャリア濃度を有するので、この情報を外挿して、金属シリサイドはたった１ｅＶから２ｅＶの導電帯深さを有することが推定される。
【００４９】
図７は、ホットエレクトロンの通過率Ｔ（Ｅ）への導電帯深さの影響を示している。図７は、様々な導電帯深さの値に関して計算されたホットエレクトロン通過率曲線を組み合わせた複合グラフ７００である。挿入図は計算に使用されたモデル、すなわち、側面に第１の電極７２０と第２の電極７４０とが位置する方形の障壁７１０を例示している。この計算においては、障壁は４ｎｍの厚さと０．７７ｅＶのエネルギーバンド高さを有すると仮定している。電極のフェルミエネルギーはＥ＝０ｅＶにあると仮定している。凡例内に与えられている数字は電極のフェルミ準位から下方の導電帯深さ（Ｅｃ、単位はｅＶ）に対応している。図７より、導電帯深さを１ｅＶから２ｅＶに低減することにより、図中に振動深さとして観察される電子の反射が許容可能な値まで低減されることが見て取れる。
【００５０】
電極に金属シリサイドを使用する更なる利点は、それらが標準的な集積回路プロセスと相性が良いことである。従来の金属ではなく半金属性のベース及びコレクタ材料を用いることのトレードオフはベース電極抵抗の増大である。ベース電極抵抗の増大は、次式で与えられるトランジスタの最大発信周波数ｆｍａｘを低下させる：

ここで、ｆＴはトランジスタの遮断周波数（エミッタ接合容量とバイアス状態でのエミッタ微分抵抗とで決定される）、ＲＢは小信号ベース信号であり、ＣＣはコレクタ接合容量である。半金属性ベース電極を用いる場合、ベース電極として半金属のより厚い層を用いること、及び／又は例えばタングステン等の高導電率金属の薄い層を付加することによりベース抵抗は低減され得る。しかしながら、何れの方法もトランジスタの利得を幾分低下させるものである。なぜなら、それらはベース電極内で散乱されるホットエレクトロンを増加させる傾向にあるとともに、従来の金属と半金属層との界面はホットエレクトロンを付加的に反射するからである。
【００５２】
これに関連し、トランジスタ動作は図７に示されるような発振ピークの１つでの動作に制限され得る。さらに、ホットエレクトロンの収集と微分抵抗ＲＳとを高め、また電磁フィードバックを提供するために、強磁性絶縁体及び／又は金属がエミッタ又はコレクタ領域と併せて用いられてもよい。微分抵抗ＲＳは入力、例えば振動電圧Ｖｃｏｓ（ｗｔ）、から見たバイアス点での抵抗である。
【００５３】
複数層の金属の手法は、ベース電極の従来からの金属層とコレクタ障壁との間に１／４波長の反射防止層を作成するように更に改良されてもよい。さらには、半金属性層の厚さと導電帯深さとが、ある特定のエネルギーで３つの層の干渉効果がホットエレクトロンの反射をゼロにする傾向を有するように選択される場合、それに従ってトランジスタの利得は増大され得る。
【００５４】
量子力学的反射を低減する第２の手法はコレクタ障壁のエネルギーバンドの傾斜を利用することに基づくものである。例えば、酸化物の導電体エッジの物理的成形ではなく障壁の組成変化によって、“成形された”障壁が得られ得る。傾斜制御されたエネルギーバンドは、例えば、コレクタ酸化物を低障壁材料から高障壁材料へ、そして再び低障壁材料へと徐々に変化させ（例えば、Ｎｂ２Ｏ５－Ｎｂ２ｘＴａ２－２ｘＯ５－Ｔａ２Ｏ５）ることによって実現され得る。この手法はＩＩＩ－Ｖ族半導体トランジスタ構造でうまく適用させているが、半導体以外のトランジスタ技術へのこの手法の適用については本出願人は見聞きしたことがない。
【００５５】
図８は、図７と併せて、相異なる様式のコレクタ障壁の傾斜効果を比較するものである。図７の挿入図に示されるように複合グラフ７００は、様々な導電帯深さの方形障壁に関して計算されたホットエレクトロン通過率曲線を表している。図８は、様々な導電帯深さの値を有する放物線状障壁に関して計算されたホットエレクトロン通過率曲線を組み合わせた複合グラフ８００を示している。挿入図は計算に使用されたモデル、すなわち、側面に第１の電極８２０と第２の電極８４０とが位置する放物線状障壁８１０を例示している。図８においては凡例に表されるように、方形障壁エネルギーバンドの通過率が放物線状障壁エネルギーバンドのそれと比較されている。図８は、コレクタ障壁の放物線状傾斜は方形コレクタ障壁の場合に対して、ホットエレクトロンの反射を有意に低減することを示している。
【００５６】
図９は、相異なるように傾斜されたコレクタ障壁の効果を比較するものである。図９においては凡例に表されるように、方形、放物線状、半放物線状、円形、半円形、直線傾斜、及び半直線傾斜の障壁エネルギーバンドを含む構造を通過する電子の通過率が比較されている。方形障壁構造の一例は、例えば、図７の挿入図に示され、放物線状障壁エネルギーバンドは図８の挿入図に示され、そして丸められた構造は図４Ａに示されている。図９は、様々なコレクタ障壁形状に関するトンネル確率を電子エネルギーの関数として示すグラフを含んでいる。０ｅＶの導電体オフセットと０．４ｅＶの障壁高さが仮定されている。表記“半”は、コレクタ障壁の先頭側（すなわち、ベース電極側）のエッジのみが成形されると仮定するものである。図９より、コレクタ障壁エネルギーバンドの一方の側を傾斜させることは振動を抑制するが、コレクタ障壁エネルギーバンドの両側を傾斜させることは量子力学的反射の大幅な低減を生じさせることが見て取れる。理想的には、障壁エネルギーバンドの伝導帯エッジを金属の伝導帯エッジから最大障壁エネルギーバンド高さまで傾斜させた後に最小高さまで戻すように傾斜させることにより、ホットエレクトロン反射は最も大幅に抑制される。実際のデバイスの製造における最も近い手法は、障壁材料のエネルギーバンドを可能な限り低いエネルギーから傾斜させるものである。
【００５７】
ベース－コレクタリーク電流の低減に関する部分で説明されたように、ホットエレクトロンの量子力学的反射は、より低い障壁エネルギーバンドを用いることにより当然に軽減される。この効果は、例えば低誘電率の絶縁体を用いることによって高められ得る量子力学的な鏡像力に起因するものである。電子親和力は同様であるが誘電率は異なる絶縁体を使用することもまた、薄膜トランジスタ構造全体の伝導帯傾斜すなわち電界の調整に寄与し得る。
【００５８】
ホットエレクトロンの量子力学的反射は、１に近い電子トンネル質量（ｅｌｅｃｔｒｏｎ－ｔｕｎｎｅｌｍａｓｓ）を有する絶縁体を組み込むことによって更に低減され得る。このような材料を用いることにより、トンネル確率の振動深さを縮小させながら、同時に、振動周波数を高めながら、ベース－コレクタ暗電流が低減され、それによってエネルギー範囲全体にわたる平均トンネル確率が高められる結果となる。
【００５９】
より広く、本出願人は、効率的で高速な薄膜トランジスタ素子の製造において全般的に検討すべきことは、弾道電子がデバイスを横断するときの薄膜層群全域での波動関数マッチングを考慮することであるとの認識に至った。換言すれば、種々の薄膜層の形成に際して適切な材料と製造技術を選択することにより、各々の薄膜層の波動関数の操作、及び各層間の界面での電子反射は所望のように調整され得る。例えば、ある特定の材料が薄膜トランジスタ構造内で使用されるために、その層の所望の誘電率特性又は化学組成をその材料が示すことを理由にして選択され得る。所与の薄膜層の波動関数は、例えば、（例えば、放物線状エネルギーバンド形状を実現するように）その層の組成を傾斜させること、（例えば、強磁性体の場合に）磁界を印加若しくは生成すること、又はその層に表面組織（ｓｕｒｆａｃｅｔｅｘｔｕｒｅ）を付加することによって、さらに影響され得る。同様に、二重絶縁体構造を例えばエミッタ障壁内に設けることにより、より狭い分布の放出電子（すなわち、より単色エネルギーに近い電子）がトランジスタ内に実現され得る。例えば電子エネルギー分布幅や界面での電子反射などの薄膜トランジスタのある特定の特性の調整が、波動関数マッチングを考慮することによって操作され得ることの可能性についての認識は、薄膜トランジスタの従来技術に対する有意な進展である。また、フェルミ準位ピンニングと、ベース電極－コレクタ障壁界面及びコレクタ障壁－コレクタ電極界面におけるトラップ分布状態とは、伝導帯の不連続性を最小化することに役立つように使用され得るものである。
【００６０】
上述の本発明に係るトンネル・ホットエレクトロン・トランジスタを補完するものとして、ホットホール輸送に基づく薄膜トンネルトランジスタについて詳細に説明する。
【００６１】
図３は、Ｍ－Ｉ－Ｍ－Ｉ－Ｍホットホール・トランジスタのエネルギーバンド図を示している。図２に示されるホットエレクトロン・トランジスタと比較して、エネルギーバンドが逆になっている。すなわち、トンネルする正孔に対する障壁高さは金属のフェルミエネルギーと絶縁体の価電子帯エッジとの間のエネルギー差である。
【００６２】
引き続き図３を参照するに、Ｎ－Ｉ－Ｎ－Ｉ－Ｎホットトランジスタ構造に対応するエネルギーバンド図３００が例示されている。エネルギーバンド図３００の様々な部分はＮ－Ｉ－Ｎ－Ｉ－Ｎホットホール・トランジスタを形成する、エミッタ電極３１０、ベース電極３１２、コレクタ電極３１４、エミッタ障壁構造３１６及びコレクタ障壁構造３１８を含む様々な層に対応している。ホットホール３２０はエミッタ電極から放出され、コレクタ障壁を乗り越え、そしてコレクタ電極で収集される。
【００６３】
図３に例示されるような上記デバイスを実現するため、金属の仕事関数と絶縁体の電子親和力との差は、絶縁体のバンドギャップに電子親和力を足したものと金属の仕事関数との差より大きくされるべきである。あるいは、電子のトンネルを抑制するために外的制御手法が用いられてもよい。
【００６４】
本発明に係る技術に従って、（図３に例示されるような）基本的なＭ－Ｉ－Ｍ－Ｉ－Ｍホットホール・トランジスタへの幾つかの改良が実現され得る。例えば、エミッタ障壁に二重絶縁体構造を組み込むことは、ホットエレクトロン・トランジスタを参照して上述されたのと同一の効果を生じさせるものである。加えて、二重絶縁体構造はコレクタ障壁にも含まれてもよく、それはベース－コレクタリーク電流を低減させ、且つホットホール通過率を増大させる助けとなり得る。さらに、コレクタ障壁エネルギーバンドを傾斜させることは非絶縁体－絶縁体界面でのホットホールの反射を低減させるものである。また、ホットエレクトロンデバイスでのように、ベースとコレクタの電極材料を適切に選択することにより、ホットホールの反射が最小化され得る。
【００６５】
ホットエレクトロンデバイスとホットホールデバイスとの主な相違点は、ホットエレクトロンデバイスでは電子は金属の伝導帯から絶縁体の伝導帯にトンネルすることである。ホットホールの場合には、正孔は金属の伝導帯からコレクタ障壁の価電子帯にトンネルする。
【００６６】
続いて、本発明に係る薄膜トランジスタを製造するための２つの方法、すなわち、１）積層体（ｓｔａｃｋ）プロセス、及び２）平面（ｐｌａｎａｒ）プロセスについて説明する。
【００６７】
積層体プロセスと呼ばれる第１の方法は、ＭＩｘＭｘＩｘＭトランジスタ積層体の全体を単一の真空堆積系で堆積することを含むものである。先述のように、本明細書で参照される“Ｍ”層は適当な如何なる非絶縁体であってもよく、それには、例えば金属又は金属と金属以外との結合が含まれる。層群は様々な従来からの方法、例えば、これらには限られないが熱蒸着法、スパッタリング法、化学気相堆積法及び原子層エピタキシー、によって堆積され得る。構造体を大気に晒すことなく様々な堆積を別々のチャンバ内で実行するためにクラスター手段が使用されてもよい。積層体プロセスは層の厚さ、組成及び清浄度を最も制御できるものと考えられる。積層体プロセスは２つの分野すなわち材料と処理とに細分化され得る。材料の課題は、所望の電子的界面を作り出すために場合によって様々な堆積法を用いて積層体を堆積することである。処理の課題は、積層体中央の層内に埋め込まれている場合もある所望の層に対して、パターニングし、且つコンタクトを作ることを可能とする現像処理である。切断される領域が中間処理への耐性を有することが確実にされる場合、トランジスタの製造品又は積層体を多数の積層体に分割することが可能な場合もある。
【００６８】
最も基本的な形態の積層体の層群は、エミッタ金属、エミッタ－ベース酸化物、ベース金属、ベース－コレクタ酸化物、コレクタ金属を含んでいる。コレクタ金属の頂部表面は堆積後に大気に晒されることになるので、コレクタ金属の頂部に形成された自然酸化膜又は汚染を除去するために後続処理にて削り処理（ｍｉｌｌｉｎｇ）がその場（ｉｎ－ｓｉｔｕ）で用いられない限り、例えばＮｂＮ等の耐酸化性材料がコレクタ金属を覆うために用いられるべきである。ベース金属はホットエレクトロンの平均自由工程（およそ１００ｎｍであり、電子エネルギー及びベース金属に依存する）に対して薄く作られなければならない。ベース金属はまた積層体の“ダッグアウト”でなければならず、そのため、ベース金属は外部回路に接触させられる。ベース層への削り処理を容易にするためエッチング停止層が組み込まれてもよい。さらに、ベース層は露出されても酸化してはならない。これはキャップ層（例えば、ＮｂＮ）を組み込むことによって達成され得る。薄い（およそ１ｎｍから５ｎｍ）エミッタ酸化物は、単一エネルギーの電子ビームの放出を促進するように、隣接する複数の酸化物（又は金属）を組み入れていてもよい。厚い（及び４ｎｍから２０ｎｍ）コレクタ酸化物は、ベース－コレクタのバイアス電流を最小化しながら、放出されたホットエレクトロンの反射を低減するように、隣接する複数の酸化物又はシリサイドを組み入れていてもよい。なお、エミッタ、ベース及びコレクタは何れも金属として述べられているが、それらは半金属、シリサイド、半導体、超伝導体又は超格子であってもよい。同様に、エミッタ－ベース酸化物及びコレクタ－ベース酸化物は従来の酸化物に限定される必要はない。
【００６９】
以下で説明される製造プロセスは、単一の積層体堆積、反応性イオンエッチングＲＩＥ、及びパターニングされた金属層を形成するためのリフトオフ技術を利用するものである。パターニングされた金属層の形成は、化学的エッチング、反応性イオンエッチング、削り処理及びその他の技術によっても可能である。様々な基板がＭＩｘＭｘＩｘＭトランジスタを製造するのに使用可能であり、後述のプロセスではシリコン基板が用いられる。図１０Ａ乃至１０Ｘは、以下のような典型的なデバイスの製造プロセスの概要を示している。
【００７０】
１．例えば標準的なＳＰＭ、ＳＣ１、ＢＯＥ、ＳＣ２シーケンスを使用した十分な基板洗浄。
【００７１】
２．ＭＩｘＭｘＩｘＭトランジスタとシリコン基板との間の電気的分離を設けるための１μｍ未満の基板の熱酸化。
【００７２】
３．エミッタのコンタクトパッドの形成（デバイスへの電気接続のため）：
ａ．コンタクトパッド形状を定めるリソグラフィ：
ｉ．下塗液（ＨＭＤＳ）を６０００ｒｐｍで３０秒間スピン塗布、
ｉｉ．レジストを６０００ｒｐｍで３０秒間スピン塗布（時間及びスピン速度は使用される特定のレジストに依存する）、
ｉｉｉ．レジスト層をホットプレート上で１１０℃にて６０秒間プリベーク（時間及び温度は使用される特定のレジストに依存する）、
ｉｖ．レジスト層を１８秒間露光（露光時間は使用される特定のレジストとレジスト厚とに依存する）、
ｖ．レジスト層を現像液（４：１の比のＤＩ水と現像液）を用いて所定時間だけ現像（現像時間は使用される特定のレジストと現像液とに依存する）、
ｖｉ．現像液をＤＩ水で洗い流す、
ｖｉｉ．レジスト開口を洗浄するためのＯ２プラズマ洗浄；
ｂ．傷防止金属として機能する結合層の熱蒸着。これによりデバイスは電気的に探針を当てられ得る；
ｃ．コンタクトの酸化を防止し、且つ積層体のエミッタ層へのオーム性接触を促進するコンタクト層（３５ｎｍの金）の熱蒸着；
ｄ．余分な物質を除去するためのリフトオフ：
ｉ．低速のスピナー上でアセトンを用いてリフトオフ、
ｉｉ．アセトンを用いて超音波浴（リフトオフを強化する必要に応じて）、
ｉｉｉ．スピナー上でアセトンを用いてリフトオフ、
ｉｖ．スピナー上でイソプロピル・アルコールを用いて洗浄、
ｖ．脱水（ｓｐｉｎ ｄｒｙ）；
トランジスタの所望の大きさ及びリソグラフィ性能に応じて、この工程は複数工程に分割されてもよい。例えば、標準的な光学リソグラフィを用いて大きい配線がパターニングされ、電子ビームリソグラフィを用いてトランジスタからこれらの配線への接続が形成されてもよい。
【００７３】
４．ＭＩｘＭｘＩｘＭトランジスタ積層体の堆積。トランジスタ積層体はウェハ全体上に堆積されるか、リフトオフ工程で定められるウェハの特定領域に堆積されるかの何れでもよい。以下に示す積層体は、単一の真空堆積手段にて堆積される積層体の一例を提示するものである。
【００７４】
ａ．Ｎｂエミッタ金属（８０ｎｍ）－ エミッタ－ベース酸化物との障壁特性、ＣＦ４／Ｏ２内でのＲＩＥ削り能力、エッジ酸化物の形成能力、エミッタコンタクトとの優れた接着性のために選択される。この金属は例えば直接スパッタリングによって堆積される。
【００７５】
ｂ．Ｎｂ２Ｏ５／Ｔａ２Ｏ５エミッタ－ベース酸化物（２ｎｍ／２ｎｍ）－ このＩＩ構造は狭い幅の放出電子、ＣＦ４／Ｏ２内でのＲＩＥエッチング能力、及び反応性スパッタリングの容易さをもたらす。
【００７６】
ｃ．Ｎｂ／ＮｂＮ／Ｃｒ／Ｎｂベース金属（３ｎｍ／１ｎｍ／３ｎｍ／３ｎｍ）－ このベース金属は外側のエッジ上にＮｂを組み込んでおり、エミッタ－ベース酸化物及びベース－コレクタ酸化物との障壁特性、ＣＦ４／Ｏ２内でのＲＩＥ削り能力、及びエッジ酸化物の形成能力のために選択される。ＲＩＥエッチング停止層として機能するＣｒ層がベース金属内に配置されており、ＲＩＥエッチングがベース金属で正確に停止することを可能にするとともに、エッジを容易に酸化することを可能にする。ＮｂＮはＣｒが除去された後にベース電極の耐酸化性コンタクトをもたらす。この金属は例えば直接スパッタリングによって堆積される。窒化物は窒素プラズマ、反応性スパッタリング又は直接スパッタリングによって形成され得る。
【００７７】
ｄ．Ｎｂ２Ｏ５ベース－コレクタ酸化物（１０ｎｍ）－コレクタ酸化物を挟んで印加されたり生成されるバイアスに起因するベース－コレクタ電流を低減しながら、エミッタから到着したホットエレクトロンの通過を可能にするため、低くて幅の広いコレクタ酸化物が用いられる。急峻でない金属－酸化物界面を得るために酸化物の組成を変化させることは、障壁に衝突するホットエレクトロンの反射を低減するのに好ましいものである。この酸化物は例えば反応性スパッタリングによって堆積される。
【００７８】
ｅ．Ｎｂ／ＮｂＮコレクタ金属（２０ｎｍ／１ｎｍ）－ コレクタ金属は、コレクタ酸化物との障壁特性、ＣＦ４／Ｏ２内でのＲＩＥ削り能力、及び安定な窒化物であるＮｂＮとの相性の良さのために選択される。この金属は例えば直接スパッタリングによって堆積される。窒化物はプラズマ、反応性スパッタリング又は直接スパッタリングによって形成され得る。
【００７９】
５．コレクタ規定金属の堆積－コレクタ規定金属はＲＩＥエッチングのマスクを設けるために用いられ、それ自体がトランジスタのコレクタ－ベース側の大きさを規定する。Ｃｒ／Ａｕ（５ｎｍ／３５ｎｍ）を用いるリフトオフ処理が使用され得る。ＡｕはＲＩＥエッチングに対して回復力があり、トランジスタ及び外部探針／パッドへの優れた電気接触をもたらす。先行処理工程にてＮｂＮの頂部に発生し得る如何なる酸化物をも除去するために、５０：１のＨ２Ｏ：ＨＦディップ（ｄｉｐ）が用いられ得る。
【００８０】
６．コレクタ－ベースのＲＩＥ削り－ ＣＦ４／Ｏ２のＲＩＥ系を用いてトランジスタ積層体はベース金属内のＣｒエッチング停止層までエッチングされる。
【００８１】
７．エッチング停止層の除去－ ドライエッチング又はウェット化学的エッチングを用いて、コレクタ－ベース構造によって保護されていないベース内のＣｒ金属エッチング停止層が除去され、ベースのＮｂＮ層が露出される。
【００８２】
８．エミッタ規定金属の堆積－ エミッタ－ベースの大きさを規定するため、リフトオフ技術を用いてアルミニウムが積層体（コレクタ部分を含む）上に堆積される。Ａｌはエッチングマスクとして機能する。
【００８３】
９．積層体のエミッタ－ベース部分のＲＩＥエッチング。
【００８４】
１０．エッジの酸化－ エミッタ及びベース金属のエッジは保護とパッシベーションのためにここで酸化され得る。これは酸化物の堆積又は酸素プラズマの使用によって達成され得る。
【００８５】
１１．Ａｌエッチングマスクの除去－ ＡｌエッチングマスクはＡＺ４００Ｋを用いて容易に除去される。
【００８６】
１２。リフトオフ処理を用いてベースコンタクト金属が堆積される。Ｃｒ／Ａｕ（５ｎｍ／１８０ｎｍ）が露出されたベースのＮｂＮの頂部に堆積される。先行処理工程にてＮｂＮの頂部に発生し得る如何なる酸化物をも除去するために、５０：１のＨ２Ｏ：ＨＦディップ（ｄｉｐ）が用いられ得る。このプロセスはまたコレクタコンタクトを外部回路又は探針パッドまで延在させるコレクタ金属コンタクトを含んでもよい。
【００８７】
得られた構造はエミッタを積層体の底部に、コレクタを積層体の頂部に置いている。これは必然的なものではなく、エミッタ及びコレクタの配置は逆にされてもよい。用いられる堆積技術に応じて、ある特定の順序が有利となり得る。
【００８８】
平面プロセスと呼ばれる第２の製造方法は、ベースコンタクトとコレクタ又はエミッタのコンタクトを基板上にパターニングした後にトランジスタ構造の残りの部分を製造することを含むものである。この方法の利点は、薄いベース金属までエッチングする必要がなく、工程数の少ないプロセスとなることである。この方法の欠点は、ＭＩＭＩＭ積層体の堆積が２段階に分割される結果、トランジスタ構造の１つの界面が周囲大気に晒され、それにより、この界面と、場合により露出表面の自然酸化膜とが汚染される場合があることである。図１１Ａ乃至１１Ｉは、以下の典型的なデバイスの製造プロセスの概要を示している。
【００８９】
１．シリコン（又はポリシリコン）基板の表面洗浄
２．シリコン表面上のベース及びコレクタ（又はエミッタ）電極金属のパターニング
３．電極金属をシリコンに拡散させ、金属シリサイドを形成するためのウェハアニール
４．導電性シリサイド配線をシリコン表面に残しながら残りの金属を除去するためのウェハエッチング
５．コレクタ電極の上方の表面上へのコレクタ酸化物の堆積及びパターニング
６．トランジスタ構造の側方へのベース及びコレクタのコンタクト（典型的に金）のパターニング
７．表面上へのベース金属／エミッタ酸化物／エミッタ金属の積層体の堆積
８．トランジスタ接合の真上のベース電極の基礎をなすエッチングマスクのパターニング
９．コレクタの真上、且つベース電極を横切るベース－酸化物－エミッタの積層体を残しながら、残りの積層体をエッチング除去
１０．エッチングマスクの除去
１１．コレクタコンタクトの上方を中心とする厚いエミッタコンタクト層（典型的に金）のパターニング
１２．エミッタコンタクト層をマスクとして用いて、残りのエミッタ金属をエミッタ酸化物までエッチング。
【００９０】
続いて、金属－絶縁体薄膜トランジスタの用途について幾つか説明する。線形増幅器、発振器又はスイッチとしての通常用途に加え、むしろ新規の用途に有用となり得るホットエレクトロン／ホットホール・トランジスタの幾つかの態様について述べる。
【００９１】
１．線形増幅器／発振器
これらのトランジスタの言うまでもない用途は線形増幅器である。図１２Ａは、本発明に係るホットエレクトロン・トランジスタと本発明に係るホットホール・トランジスタとをプッシュプル構成で含んでいる線形増幅器１２００の等価回路図を示している。こうすることで、高周波回路における電力増幅器、低雑音増幅器又は発振器として有用となり得る。ホットエレクトロンデバイスとホットホールデバイスの双方を用い、プッシュプル増幅器構成が実現され得る。これらのデバイスは薄膜であり非常に高速であるため、例えば、可撓性のある電子技術、低損失又はフレキシブル基板上のマイクロ波回路、及びシリコンＣＭＯＳ又はＩＩＩ－Ｖ族の光電子技術と集積されたハイブリッド回路に用途を見出し得るものである。
【００９２】
２．ＳＰＤＴスイッチ
ホットエレクトロン（ホール）・トランジスタの興味深い特徴は、放出された電子はコレクタ障壁を乗り越えるに十分なエネルギーを有さなければならないが故に、これらトランジスタはゼロでないターンオン電圧を有することである。大部分の放出電子はベース－エミッタ電圧のエネルギーにほぼ等しいエネルギーを有するので、ターンオンの閾値はこの障壁高さにほぼ等しい。故に、閾値より大きいベース－エミッタ電圧では大部分のエミッタ電流がコレクタコンタクトまで流れるが、閾値より小さいベース－エミッタ電圧ではエミッタ電流はコレクタ障壁を乗り越えることができずにベースコンタクトへ流れ出る。このように、ホットエレクトロン・トランジスタは単極双投（ｓｉｎｇｌｅ－ｐｏｌｅｄｏｕｂｌｅ－ｔｈｒｏｗ；ＳＰＤＴ）スイッチとして機能する。図１２Ｂは、このようなデバイスの一例の等価回路図を示しており、図１２Ｃ及び１２Ｄは相異なるスイッチング状態についてのエネルギーバンド図を示している。
【００９３】
３．負性微分抵抗増幅器／発振器
上述のように、ベース－エミッタ電圧が増大するとエミッタ電流はベースからコレクタへと切り替えられる。電流が切り替わり始めると、結果はベースとエミッタとの間の負性微分抵抗となる。周知のように、負性微分抵抗（ＮＤＲ）は増幅及び発振に利用され得る。図１２Ｅは、このようなデバイスの等価回路図を示している。
【００９４】
４．マルチバイブレータ
マルチバイブレータの概念は上述のＳＰＤＴの概念から得られる。コレクタからベースへの適切なフィードバックにより、トランジスタはエミッタをコモン電極としてベースとコレクタ間で出力電流を発振させられ得る。図１２Ｆは、このようなデバイスの等価回路図を示している。単純化のため、バイアス回路は図１２Ｆには示されていない。
【００９５】
５．非線形増幅器／パルス発生器
上述のように、ホットエレクトロン・トランジスタは、放出電子がコレクタ障壁を乗り越えるに十分なエネルギーを有するときのターンオン閾値を有している。通常は、線形増幅器の均一な利得応答と、トランジスタが閾値より高い電圧で十分にバイアスされなければならないこととが望まれる。しかしながら、非線形な利得が有用な用途に遭遇することが時折ある。このような用途の１つが短パルス発生器のためのものである。
【００９６】
トランジスタは（上述の）ターンオン閾値でバイアスされる場合、電流利得はゼロからその最大値へと移行し、トランジスタの応答は非常に非線形なものである。そして、ベース－エミッタ間の振動的な入力電圧はコレクタ出力に一連の短い電流スパイクを作り出す。なぜなら、利得は閾値を上回る入力電圧に対して最も高く、閾値を下回る電圧に対してはゼロだからである。この電流スパイク系列が低い電圧揺動信号に変換され、適切な電圧レベルで非線形増幅器にフィードバックされる場合、その結果の出力スパイクはより一層狭くなる。ここで、適切な電圧レベルとは、入力信号の揺動がトランジスタの利得飽和点を超えてはならないことを意味しており、さもなければ信号スパイクは狭くされないことになる。出力スパイクが狭くされ得る限界は１／（２πｆｍａｘ）に等しく、今日考えられるＭＩＭＩＭトランジスタ構造に関しては、ベース抵抗に応じて１００ｆｓ程度に短くなり得る。究極的な限界は１／（２πｆＴ）である。
【００９７】
６．周波数乗算器
線形増幅器では均一な利得応答のために、コレクタ障壁での振動的な量子力学的反射の影響は最小化されるように努められる。しかしながら、周波数乗算などの特定の用途では、このような利得の鋭い変化を有利に利用することが望まれる場合がある。この場合、ホットエレクトロンの量子力学的反射による利得振動を低減することは計られない。入力ベース－エミッタ電圧が１つ又は複数のこれらの振動にわたってスイープされる場合、入力周波数の倍数における出力信号が生成される。故に、利得振動の１周期に十分に等しい電圧揺動を有する発振入力電圧が加えられると、出力信号は入力周波数の２倍の周波数になる。入力電圧が２つの利得振動にわたってスイープされる場合には、出力は入力周波数の４倍の周波数になる。
【００９８】
図１２Ｇは、これらの原理に基づくコモンエミッタ１４００の等価回路図を示している。コモンエミッタ１４００はＮＤＲ領域に基づくときＮＤＫ増幅器として動作する。線形用途か非線形用途かは、トランジスタの動作点に依存する。コモンエミッタ１４００はまた、トランジスタ設計を適切に選定することによって周波数乗算器としても動作する。コモンコレクタ構成又はコモンベース構成も同様に可能である。別個の部品群がＲＦ伝送線要素を含んでもよい。マッチング回路が負荷に前置されてもよく、且つ／或いは信号源に続いてもよい。さらに、フィルタ増幅器及び／又はカスケード増幅器も可能である。また、ＩＲ（赤外線）（又はテラヘルツ若しくはマイクロ波）検出器として、このデバイスはそのような入力を用いることにより動作し得る。
【００９９】
図１２Ｈは、（発振が電圧制御されるように）バラクタ・ダイオードを具備した発振器の等価回路図を示している。様々な構成、例えば、直列、コルピッツ、ハートレー、クラップ、コモンエミッタ、ベース若しくはコレクタ等、が可能である。
【０１００】
７．利得を有する非線形整流器／ミキサ
上述の用途と同様に、整流及びミキシング用途のための高い非線形性を提供するために、トランジスタの比較的鋭いターンオン応答が利用され得る。トランジスタはターンオン閾値でバイアスされるべきであり、入力信号はベース－エミッタ間であるべきである。出力信号はコレクタ電流である。ターンオンの非線形性の “鋭さ”、ひいては、整流又はミキシングの効率はエミッタからのホットエレクトロン分布の幅によって大きく制限される。この場合、ＭＩＩＭエミッタ構造の方がＭＩＭエミッタよりも有利である。ベース－コレクタ間のバイアス電圧もまた非線形性に影響を及ぼし、電圧（ベースに対してコレクタが正）が高いほど鋭いターンオンが得られる。
【０１０１】
トランジスタはバイアス電圧のおかげにより信号に電力利得を付加する。
【０１０２】
この整流／ミキサデバイスの従来の二端子ダイオードに対する更なる利点は、入力及び出力インピーダンスが相異なるものとされ、特定のソース及び負荷のインピーダンスに整合するように調整され得ることである。一例として、信号源としての２００Ωアンテナに入力を結合させ、且つ負荷として５０Ω伝送線を駆動したい場合がある。
【０１０３】
また、非線形性を提供するために、コレクタでの量子力学的反射による利得振動が利用されてもよい。トランジスタを利得の立ち下がりピークでバイアスすることにより、負性微分抵抗がもたらされることになる。
【０１０４】
図１２Ｉは、このような原理に基づくミキサ１５００の等価回路図を示している。ミキサ１５００は入力整合及び出力整合を有している。ダイオードミキサに対してミキサ１５００によってもたらされる１つの有意な利点は利得である。
【０１０５】
８．利得を有する赤外線検出器
この用途は上述の整合／ミキサ用途と同様であり、相違するのは、赤外線入力信号の場合には光子アシスト・トンネリングが古典的な整流よりも支配的になると期待されることである。故に、ベース－エミッタ電圧は光子エネルギーと同じだけターンオン閾値より小さく低減され得る。バイアスが低いほど、ベース－エミッタのダイオードは低い直流バイアス電流、従って低いショット雑音を有する。この場合も、信号の電力利得はベース－コレクタ間バイアス電圧とベース－エミッタ間バイアス電圧との比によって決定される。
【０１０６】
それぞれ特定の向きを有する様々な構成要素を用いて各々の実施形態について例示してきたが、本発明が多様な位置や相互方向に配置された様々な構成要素を具備する様々な具体的構成を取り得ることは理解されるべきことである。さらに、ここで述べられた方法は限りない数の変更を加えられ得る。例えば、先述のトランジスタデバイスをフレキシブル基板上に形成することにより、本発明に係るトランジスタデバイスが低温用の基板と相性が良いことが利用され得る。その他の変更には、これらに限られないが、トランジスタ内のＭ－Ｉ－Ｍ－Ｉ－Ｍ－Ｉ－Ｍエミッタ構造、トランジスタ内のＭ－Ｉ－Ｉ－Ｉ－Ｍエミッタ／コレクタ構造、Ｎ－Ｍ－Ｎベース電極、コレクタ障壁への複数絶縁体層の使用、様々な整合／フィルタ／バイアス構成の応用上の付加、上述のスイッチに基づく様々な論理回路（例えば、ＮＡＮＤ、ＮＯＲ、インバータ等）の実現、及び入力／出力としてのアンテナの様々な用途への接続が含まれる。また、コレクタ障壁内に電圧を印加できるように、そして外部電圧の印加によって障壁の伝導帯形状を調整するために、コレクタ障壁内に薄い金属が用いられてもよい。図１３は、このような構成の一例を示しており、３層コレクタ障壁１６０２を具備するトランジスタ構成のエネルギーバンド図を含んでいる。３層コレクタ障壁１６０２は第１の絶縁体層１６０４、金属層１６０６及び第２の絶縁体層１６０８を含んでいる。外部電圧（図示せず）を金属層１６０６に印加することにより、コレクタ障壁１６０２のエネルギーバンドの全体形状が所望のように調整され得る。薄い金属を使用するこの技術は、さらに、伝導方向の法線方向に適用されると、障壁の伝導帯の更なる成形制御を付与し得るものである。故に、提示された例は限定的ではなく例示的であるとして見なされるべきものであり、本発明はここで与えられた詳細事項に限定されず、添付の請求項の範囲内で変更され得るものである。

HOT ELECTRON TRANSISTOR

BACKGROUND

[0001] The present writing relates generally to transistors and, more particularly, to transistors based on tunneling structures and their applications. More specifically, the present writing relates to thin-film transistors based on tunneling structures and applications.

[0002] Tunneling hot electron transistor amplifiers including a metal-insulator-metal-insulator-metal (M-I-M-I-M) configuration was first proposed by Mead in I9601 and analyzed in detail by Heiblum in 1981.2 Turning now to the drawings, wherein like components are indicated by like reference numbers throughout the various figures where possible, attention is immediately directed to FIG. I, an exemplary M-I-M-I-M transistor of the prior art is illustrated. It is noted that the figures are not drawn to scale for purposes of clarity.

[0003] FIG. 1 illustrates a partial cross sectional view of a typical M-I-M-I-M transistor, generally indicated by a reference numeral 100. M-I-M-I-M transistor 100 includes alternating single layers of metals and insulators, including an emitter electrode 110, a base electrode 112, a collector electrode 114, an emitter barrier 116, and a collector barrier 118.

[0004] Other researchers have investigated similar transistor structures using epitaxial metal-insulator structures3, III-V semiconductor structures4a>4b, and structures using ferromagnetic metals40 and insulators*1.

[0005] Additionally, in it is advantageous to have complementary pairs of transistors such that one transistor turns on with positive base-emitter voltage and another, complementary, trdnsistor turns on with negative base-emitter voltage, hi this way, a push-pull amplifier or switch circuits may be built. Examples of such devices include silicon CMpS or bipolar push-pull power amplifiers, which use relatively low quiescent power.

[0006] Prior art hot hole transistors8 have the same M-I-M-I-M as the previously described hot electron transistors. Device operation is also similar, with the exception that holes, instead of electrons, are the charge carriers in the device. However, the hot hole transistors of the prior art share the same problems as in prior art M-I-M-I-M hot electron transistors.

[0007] As will be seen hereinafter, the present invention provides a remarkable improvement over the prior art as discussed above by virtue of its ability to provide fast thin-film devices with increased performance while resolving the aforedescribed problems present in the current state of the art. SUMMARY

[0008] As will be described in more detail hereinafter, there is disclosed herein a hot electron transistor adapted for receiving at least one input signal. The transistor includes an emitter electrode and a base electrode spaced apart from the emitter electrode such that at least a portion of the input signal may be applied across the emitter and base electrodes and, consequently, electrons are emitted from the emitter electrode toward the base electrode. The transistor also includes a first tunneling structure disposed between the emitter and base electrodes and configured to serve as a transport of electrons between and to the emitter and base electrodes. The first tunneling structure includes at least a first amorphous insulating layer and a different, second insulating layer disposed directly adjacent to and configured to cooperate with the first amorphous insulating layer such that the transport of electrons includes, at least in part, transport by means of tunneling. The transistor further includes a collector electrode, spaced apart from the base electrode, and a second tunneling structure between the base and collector electrodes. The second tunneling structure is configured to serve as a transport, between the base and collector electrodes, of at least a portion of the electrons emitted from the emitter electrode by means of ballistic transport such that the portion of the electrons is collected at the collector electrode. The input signal may include, for example, bias voltage, signal voltage, or electromagnetic radiation.

[0009] In another aspect, o^ -Vo ^s transistor at least a selected one of the base and collector electrodes is formed, at least in part, of a semi-metal. Alternatively, a selected one of the base and collector electrodes is formed of a metal-silicide or a metal-nitride.

[0010] In still another aspect j the second tunneling structure is configured to exhibit a first Value of hot electron reflection, and wherein the second tunneling structure includes a shaped barrier energy band characteristic such that the first value of hot electron reflection is lower than a second value of hot electron reflection that would be exhibited by the second tunneling structure without the shaped barrier energy band characteristic. More specifically, the shaped barrier energy band characteristic includes a parabolic grading of the second tunneling structure.

[0011] In another aspect ^ the transistor is configured to exhibit a first value of electron emission energy width, and wherein the first tunneling structure includes a shaped barrier energy band characteristic such that the first value of electron emission energy width is lower than a second value of electron emission energy width that would be exhibited by the transistor without the shaped barrier energy band characteristic.

[0012] In yet another aspect } the emitter electrode is configured to exhibit a given Fermi level, and the first tunneling structure is configured to exhibit a given conduction band such that the given conduction band differs from the given Fermi level by less than 2 eV.

[0013] In a further aspect; a hot hole transistor adapted for receiving at least one input signal is disclosed. The hot hole transistor includes an emitter electrode and a base electrode spaced apart from the emitter electrode such that at least a portion of the input signal may be applied across the emitter and base electrodes and, consequently, holes are emitted from the emitter electrode toward the base electrode. The hot hole transistor also includes a first tunneling structure disposed between the emitter and base electrodes, and configured to serve as a transport of holes between and to the emitter and base electrodes. The first tunneling structure includes at least a first amorphous insulating layer and a different, second insulating layer disposed directly adjacent to and configured to cooperate with the first amorphous insulating layer such that the transport of holes includes, at least in part, transport by means of tunneling. The hot hole transistor further includes a collector electrode spaced apart from the base electrode, and a second tunneling structure disposed between the base and collector electrodes and configured to serve as a transport, between the base and collector electrodes, of at least a portion of the hot holes emitted by the emitter electrode by means of ballistic transport such that the portion of the holes is collected by the collector electrode.

[0014] In another aspectv a method for use in a hot electron transistor including a plurality of layer with a plurality of interfaces defined therebetween and ballistic electrons being transported therebetween is disclosed. The plurality of layers includes at least a first layer and a second layer adjacent and juxtaposed to each other and defining a first interface therebetween such that at least a portion of the ballistic electrons may be reflected at the first interface. The method for reducing electron reflection at at least the first interface includes configuring the first layer to exhibit a first, selected wave function, and configuring the second layer to exhibit a second, selected wave function such that a first fraction of the ballistic electrons is reflected at the first interface. This first fraction is smaller than a second fraction of the ballistic electrons that would be reflected at the first interface without the second layer being configured to exhibit the second, selected wave function.

[0015] In still another aspect, a transistor adapted for receiving at least one input signal is disclosed. The transistor includes an emitter electrode and a base electrode spaced apart from the emitter electrode such that at least a portion of the input signal may be applied across the emitter and base electrodes and, consequently, electrons are emitted from the emitter electrode toward the base electrode. The transistor also includes a first tunneling structure disposed between the emitter and base electrodes and configured to serve as a transport of electrons between and to the emitter and base electrodes. The transistor further includes a collector electrode spaced apart from the base electrode, and a second tunneling structure disposed between the base and collector electrodes, and configured to serve as a transport, between the base and collector electrodes, of at least a portion of the electrons emitted by the emitter electrode by means of ballistic transport such that the portion of the electrons is collectable at the collector electrode. The second tunneling structure is configured to exhibit a first value of hot electron reflection, and the second tunneling structure is further configured to exhibit a selected wave function such that the first value of hot electron reflection is lower than a second value of hot electron reflection that would be exhibited by the second tunneling structure without the selected wave function. [0016] In yet another aspect^ a linear amplifier adapted for receiving at least one input signal is disclosed. The linear amplifier includes a hot electron transistor, which in turn includes a first emitter electrode and a first base electrode spaced apart from the first emitter electrode such that at least a first portion of the input signal may be applied across the first emitter and first base electrodes and, consequently, electrons are emitted from the first emitter electrode toward the first base electrode. The hot electron transistor also includes a first tunneling structure disposed between the first emitter and first base electrodes and configured to serve as a transport of electrons between and to the first emitter and first base electrodes. The first tunneling structure includes at least a first amorphous insulating layer and a different, second insulating layer disposed directly adjacent to and configured to cooperate with the first amorphous insulating layer such that the transport of electrons includes, at least in part, transport by means of tunneling. The hot electron transistor further includes a first collector electrode spaced apart from the first base electrode, and a second tunneling structure disposed between the first base and first collector electrodes and configured to serve as a transport, between the first base and first collector electrodes, of at least a portion of the electrons emitted from the first emitter electrode by means of ballistic transport such that the portion of the electrons is collectable at the first collector electrode. The linear amplifier also includes a hot hole transistor, which in turn includes a second emitter electrode and a second base electrode spaced apart from the second emitter electrode such that at least a second portion of the input signal may be applied across the second emitter and second base electrodes and, consequently, holes are emitted from the second emitter electrode toward the second base electrode. The hot hole transistor also includes a third tunneling structure disposed between the second emitter and second base electrodes and configured to serve as a transport of holes between and to the second emitter and second base electrodes. The third tunneling structure includes at least a third amorphous insulating layer and a different, fourth insulating layer disposed directly adjacent to and configured to cooperate with the third amorphous insulating layer such that the transport of holes includes, at least in part, transport by means of tunneling. The hot hole transistor further includes a second collector electrode spaced apart from the second base electrode, and a fourth tunneling structure disposed between the second base and second collector electrodes and configured to serve as a transport, between the second base and second collector electrodes, of at least a portion of the hot holes emitted by the second emitter electrode by means of ballistic transport such that the portion of the holes is collectable at the second collector electrode. In the linear amplifier, the hot electron transistor and the hot hole transistor are configured in a push-pull amplifier configuration.

BRIEF DESCRIPTION OF THE DRAWINGS

[0017] The present wr/f-,'na may be understood by reference to the following detailed description taken in conjunction with the drawings briefly described below. It is noted that, for purposes of illustrative clarity, certain elements in the drawings may not be drawn to scale. Furthermore, descriptive nomenclature such as, for example, vertical, horizontal and the like applied to the various figures is used for illustrative purposes only and is in no way intended as limiting useful orientations of the structure or device described. [0018] FIG. 1 is a diagrammatic view, in partial cross section, of a junction transistor device as disclosed in the aforementioned '185 patent.

[0019] FIG. 2 is an energy band diagram corresponding to a hot electron transistor of the present invention.

[0020] FIG. 3 is an energy band diagram corresponding to a hot hole transistor of the present invention.

[0021] FIG. 4A is an energy band diagram corresponding to another embodiment of a hot electron transistor of the present invention.

[0022] FIG.4B is a diagrammatic view, in partial elevation, of a hot electron transistor of the present invention, along with an equivalent circuit diagram superimposed thereon.

[0023] FIG. 5 is an energy band diagram corresponding to an embodiment of a hot electron transistor of the present invention, shown here to indicate a variety of gain limiting mechanisms that are to be overcome in order to attain a useful device.

[0024] FIG. 6A is a comparison of two energy band diagrams, shown here to compare and contrast the effect of the inclusion of a double-insulator structure on the electron energy distribution of the electrons emitted from the emitter barrier in comparison to that of a single-insulator structure.

[0025] FIG. 6B is a diagrammatic view, in partial cross section, of a transistor device in accordance with the present invention including a double-insulator structure emitter barrier and a textured collector electrode.

[0026] FIG. 7 is a composite graph shown here to illustrate the differences in tunneling probability as a function of electron energy for square collector barriers with various conduction band depths, ranging from 0.5 eV to lO eV.

[0027] FIG. 8 is a composite graph shown here to illustrate the differences in tunneling probability as a function of electron energy for parabolic and square ("SQ") collector barriers with various conduction band depths, ranging from 0 eV to 2 eV.

[0028] FIG. 9 is a composite graph shown here to illustrate the differences in tunneling probability as a function of electron energy for different collector barrier shapes. A 0 eV conduction band offset is assumed, with a barrier height of 0.4 eV.

[0029] FIGS. 10A- 1OX are diagrammatic illustrations, in partial cross section, of the plurality of steps involved in a stack process for fabricating one embodiment of the hot electron transistor of the present invention.

[0030] FIGS. 1 IA-I II are diagrammatic illustrations, in partial cross section, of the plurality of steps involved in a planar process for fabricating another embodiment of the hot electron transistor of the present invention. [0031] FIG. 12A is an equivalent circuit diagram of a linear amplifier based on the hot electron transistor and the hot hole transistor of the present invention.

[0032] FIG. 12B is an equivalent circuit diagram of a switch based on the hot electron transistor of the present invention.

[0033] FIGS. 12C and 12D are energy band diagrams illustrating the operation of the two states of the switch shown in FIG. 12B.

[0034] FIG. 12E is an equivalent circuit diagram of an oscillator by negative differential resistance (NDR) based on the hot electron transistor of the present invention.

[0035] FIG. 12F is an equivalent circuit diagram of a multivibrator based on the hot electron transistor of the present invention.

[0036] FIG. 12G is an equivalent circuit diagram of a common emitter, with positive biasing, based on the hot electron transistor of the present invention.

[0037] FIG. 12H is an equivalent circuit diagram of an oscillator with a varactor diode (for controlling oscillation voltage) based on the hot electron transistor of the present invention.

[0038] FIG. 121 is an equivalent circuit diagram of a mixer with input matching and output matching based on the hot electron transistor of the present invention.

[0039] FIG. 13 is an energy band diagram illustrating the use of a double-insulator plus metal layer configuration in the collector barrier.

DETAILED DESCRIPTION

[0040] The following description is presented to enable one of ordinary skill in the art to make and use the invention and is provided in the context of a patent application and its requirements. Various modifications to the described embodiments will be readily apparent to those skilled in the art and the generic principles herein may be applied to other embodiments. Thus, the present invention is not intended to be limited to the embodiment shown but is to be accorded the widest scope consistent with the principles and features described herein.

[0041] While the M-I-M-I-M thin film transistor structure has been analyzed since around 1960, a commercially useful device has not been demonstrated by others to date. Recent advancements in the state of materials processing and understanding, device fabrication and device modeling techniques contribute positively to the possibility of achieving a well-controlled M-I-M-I-M thin-film transistor and understanding its operation. Furthermore, the innovations developed by the assignee of the present application further enable additional advancements over the prior art M-I-M-I-M thin-film transistor, as will be discussed in detail immediately hereinafter. Improvements to the Tunneling Hot Electron Transistor

[0042] In the present disclosure, we discuss key innovations to the thin film hot electron transistor structure, which we submit separate our device from the largely unsuccessful prior art devices and make the present device a feasible thin film transistor. Additionally, several possible enhancements are considered.

[0043] The use of a double insulator (i.e., I-I) structure in a thin film metal-insulator structure has been discussed in detail in, for example, U.S. Patent No. 6,534,784 entitled METAL-OXIDE ELECTRON TUNNELING DEVICE FOR SOLAR ENERGY CONVERSION (hereinafter, the '784 patent), which is assigned to the assignee of the present application and incorporated herein by reference. The inclusion of an I-I configuration in the emitter barrier solves at least two problems. First, since the I-I structure results in a tunnel junction having significantly greater nonlinearity than a single insulator tunnel junction, the result is higher differential conductivity (for high speed) at lower DC bias current (for high efficiency and lower noise). Additionally, if charge storage at the insulator-insulator interface is avoided, the emitter-base capacitance may also be reduced by using two insulator layers. Secondly, the distribution of hot electrons emitted into the base is much narrower in energy than that from a single-insulator tunnel junction, thereby resulting in higher current gain.

[0044] In U.S. Patent No. 6,563, 185 entitled HIGH SPEED ELECTRON TUNNELING DEVICE AND APPLICATIONS (hereinafter, the '185 patent), which is assigned to the assignee of the present application and incorporated herein by reference, a junction transistor having a structure including a multilayer tunneling structure as one or both of the I-layers in the M-I-M-I-M transistor of FIG. 1 was disclosed. That is, in the case of a junction transistor, emitter barrier 116 and/or collector barrier 118 includes a multilayer tunneling structure. As known to one skilled in the art, junction transistors use bias voltages or currents from an external bias source (not shown) to set the operating point of the transistor and power to drive the output. These external bias sources are configured to apply voltage, for example, in a common emitter configuration, as a potential at the base-emitter junction and/or as a potential at the collector-emitter junction. For instance, a bias source may be used to apply a voltage across the emitter and base electrodes to control the potential in emitter barrier 116 and, consequently, the tunneling probability of electrons from emitter electrode 110 to base electrode 112. Once emitted, electrons tunnel through emitter barrier 116, base electrode 112, collector barrier 118 and finally into collector electrode 114 with a given value of collection efficiency. The collection efficiency is a function of the fraction of electrons that tunnel unimpeded through base electrode 112. The tunneling probability is determined by the applied voltage at the base, along with other material properties.

[0045] One example of such a junction transistor, including a double-insulator structure in the emitter barrier, is illustrated in FIG. 2. The N-I-I-N-I-N (where N = non-insulating layer and I = insulating layer, in general) transistor, the energy band diagram of which is shown in FIG. 2, is an enhancement of the prior art M- I-M-I-M tunneling hot electron transistor structure. In the N-I-I-N-I-N transistor, the emitter tunnel junction injects hot electrons into the base. The electrons travel across the thin metal base by ballistic transport. Ballistic transport is understood to be the motion (e.g., of electrons) with velocities higher than their equilibrium thermal velocity which are not subject to scattering. In contrast, resonant tunneling is the motion of an electron through a quasi-stationary energy level.

[0046] If the injected electrons have sufficient energy to surmount the collector barrier, they proceed on their ballistic path until they reach the collector metal. On the other hand, relatively cold electrons in the base, which control the base-emitter potential, do not have sufficient energy to surmount the collector barrier. Transistor current gain is determined by the ratio of emitter-to-collector hot electron current to base current. As disclosed in the ' 185 and '784 patents, the N-layers may be formed of a variety of materials such as, but not limited to, metals, semi-metals, metal-silicides and metal-nitrides.

[0047] Continuing to refer to FIG. 2, an energy band diagram 200 corresponding to an N-I-I-N-I-N hot electron transistor structure is illustrated. Energy band diagram 200 includes an x-axis 202 (indicating thin-film stack thickness t) and a y-axis 204 (indicating energy E). The various portions of energy band diagram 200 of the N-I-I-N-I-N hot electron transistor structure corresponds to an emitter electrode 210, a base electrode 212, a collector electrode 214, an emitter barrier structure 216 and a collector barrier structure 218. Emitter barrier structure 216 includes a first insulating layer 216A and a second insulating layer 216B. That is, emitter electrode 210, base electrode 212 and collector electrode 214 correspond to the "N" layers in the N-I-I-N-I-N hot electron transistor structure, while first insulating layer 216A and second insulating layer 216B in emitter barrier structure 216 and collector barrier structure 218 correspond to the "F layers in the N-I-I-N-I-N hot electron transistor structure. A bias voltage (not shown) applied between emitter electrode 210 and base electrode 212 causes the emission of ballistic electrons 220 from emitter electrode 210 with an electron energy distribution 221, indicated by a peaked curve centered around an energy level 222, indicated by an arrow. The use of the double-insulator structure (i.e., first insulating layer 216A and second insulating layer 216B) in the transistor structure represented by energy band diagram 200 leads to, for example, a narrowing of the peak width of electron energy distribution 221 , thereby increasing the efficiency of the transistor.

[0048] Furthermore, a semi-metal material, a metal-silicide, or a metal-nitride, may be used to form one or both of the base electrode and the collector electrode. Metal-silicides, for example, such as cobalt suicide (CoSi2) and tungsten suicide (WSi∑) are semi-metallic in that their conductivities and carrier concentrations are between those of a metal and a semiconductor. Semi-metals present a trade-off between high base conductivity and high current gain.

[0049] Another feature which may help improve the characteristics of a thin-film transistor is the shaping of one or both of the emitter barrier and the collector barrier. The barrier may be shaped by grading the electronic characteristics of the thin-film on one or both sides such that an electron traveling through the transistor device will encounter a shaped energy band. For instance, a shaped barrier may be achieved by varying factors such as composition, electron affinity, charge neutrality level, electron mass and dielectric constant during formation of the barrier. A rounded collector barrier, for example, reduces the reflection of hot electrons at the interfaces between the electrodes and the barrier. Also, a shaped emitter barrier leads to the narrowing of the electron emission width from the emitter electrode toward the base electrode.

[0050] Still another improvement to the thin-film transistor is the use of low barriers in one or both of the emitter and collector barriers. The use of low barriers, in contrast to the high barriers used in prior art thin-film transistors, result in both high conductivity (for high speed) and low scattering rates of hot electrons (for high gain).

[0051] The N-I-I-N-I-N transistor of the present invention presents a variety of advantages over the prior art. The N-I-I-N-I-N transistor is a thin-film device which may be formed without the use of semiconductors and epitaxy. For example, the N-I-I-N-I-N transistor may be formed entirely of metals and insulators (i.e., as a M-I-I-M-I-M structure) such that the transistor may be formed on a variety of substrates. Deposition and processing temperatures of the N-I-I-N-I-N transistor are low (e.g., typically below 250°C) such that the N-I-I- N-I-N transistor is compatible with substrates that do not tolerate high temperature processing, such as flexible polymer substrates. Also, the N-I-I-N-I-N is a fast device, with cut-off frequencies (fτ) that may extend into the terahertz range.

[0052] Referring now to FIGS. 4A and 4B, the structure of the N-I-I-N-I-N tunneling hot electron transistor of the present invention is described. FIG. 4A shows an energy band diagram 400 corresponding to an improved N-I-I-N-I-N tunneling hot electron transistor of the present invention. Energy band diagram 400 includes energy band levels for an emitter electrode 410, a base electrode 412, a collector electrode structure 414, an emitter barrier structure 416, and a collector barrier structure 418. Emitter barrier structure includes a double-insulator configuration, including a first insulating layer 416A and a second insulating layer 416B. Base electrode 412 is formed of ametal-silicide. Furthermore, collector electrode structure 414 includes a metal- silicide layer 414A and a metal layer 414B. A diagrammatic view, in partial elevation, of a N-I-I-N-I-N tunneling hot electron transistor 450 (and the equivalent circuit diagram) corresponding to energy band diagram, is shown in FIG.4B.

[0053] The N-I-I-N-I-N tunneling hot electron transistor, represented by energy band diagram 400 in FIG. 4A and diagrammatic view 450 in FIG. 4B, embodies the various improvements provided by the present invention over the prior art. A variety of factors contribute to the improvements in mis N-I-I-N-I-N transistor.

[0054] Compared with semiconductor transistors, the response of the transistor structure of FIG. 4B is fast due to: 1) the thinness of the films and active junction regions, leading to short carrier transit times; 2) the use of metallic or semi-metallic conductive layers up to and within the device, leading to lower series resistance, particularly in the thin base layer and particularly at frequencies above a few hundred gigahertz; 3) the use of a high differential conductivity N-I-I-N emitter structure, leading to low emitter resistance and high transimpedance gain; and 4) the use of low dielectric-constant substrate materials, resulting in lower parasitic substrate capacitance. Due to the thinness of the films included in the N-I-I-N-I-N transistor, the tunneling time through the emitter barrier is on the order of one femtosecond. Furthermore, ballistic transport of hot electrons across base electrode 412 (~10 nm thick) and collector barrier structure 418 (~8 nm thick) is on the order of 0.1 picosecond or less. In the N-I-I-N-I-N transistor shown in FIGS. 4A and 4B, high conductivity metal leads extend all the way up to the junctions, thereby greatly reducing parasitic resistance, in comparison to m semiconductor devices, and leading to a high maximum oscillation frequency Cfn^x). Also, it is known that the high frequency conductivity through a particular material is limited by the plasma frequency of the material. Whereas the plasma frequency of a semiconductor is on the order of one terahertz at most, the plasma frequency of metals is in the ultraviolet range, such that the high frequency conductivity of the electrode layers in the N-I- I-N-I-N transistor is much higher than that of a semiconductor device. Additionally, the use of the double- insulator configuration in the emitter barrier allows high differential conductivity for high transconductance gain at relatively low DC bias currents, thereby resulting in a high cut-off frequency fτ (Details of the double- insulator configuration are disclosed, for example, in the '784 patent). Moreover, while commonly used semiconductor substrates are known to exhibit high dielectric constants, since the N-I-I-N-I-N transistor is compatible with a variety of substrates, the N-I-I-N-I-N transistor may be fabricated onto low dielectric constant substrates, thus minimizing parasitic capacitances.

[0055] Compared with prior art M-I-M-I-M and other hot electron transistors, the transistor of FIG. 4A incorporates several improvements in current gain performance. First, the shaped characteristic of the collector barrier portion of energy band diagram 400 helps reduce electron reflection at the base electrode - collector barrier ― collector electrode structure interfaces. In addition, the semi-metallic base and collector layers (labeled in FIG.4A as metal suicides) also reduce electron reflections at these interfaces when compared with normal metal layers. Second, the M-I-I-M tunnel emitter exhibits higher differential conductivity and a narrower energy spread of emitted electrons than a simple M-I-M emitter structure. Third, low barrier heights between the metal Fermi energy levels and the conduction band edges of the insulators reduces electron reflections and inelastic electron scattering. The details of the aforedescribed improvement factors are discussed immediately hereinafter.

[00561 Certain important recognitions by Applicants have led to the development of the improved thin- film transistor. In particular, Applicants have recognized and thoroughly analyzed the physics of the gain- limiting processes in thin-film transistors based on combinations of non-insulating and insulating layers, as well as ways to over come these gain-limiting mechanisms. It is recognized that current gain in the hot electron transistor is limited by four mechanisms: 1) hot electron scattering in the base electrode; 2) base-collector leakage current; 3) energy spread of injected hot electron distribution; and 4) quantum mechanical reflections at the electrode-barrier interfaces.

[0057] Each of these four mechanisms are discussed in reference to FIG. 5 in conjunction with FIG. 2. FIG. 5 includes the components of energy band diagram 200 of the N-I-I-N-I-N hot electron transistor from FIG. 2, along with the four aforementioned gain limiting mechanisms. The gain limiting mechanisms shown in FIG. 5 include hot electron scattering effect 505 in the base (indicated by a downward arrow and a number 1 in a circle), base-collector leakage current 510 (indicated by a horizontal arrow and a number 2 in a circle), energy spread of injected hot electron distribution 520 (indicated by a pair of arrows on either side of electron energy distribution curve 221 and a number 3 in a circle) and quantum mechanical reflections 530 at the electrode- barrier interfaces (indicated by curved arrows and a number 4 in a circle).

[0058] Hot electron scattering 505 in the base electrode is the inelastic scattering due to electron-electron interactions and electron-phonon interactions. Such inelastic scattering reduces the number of hot electrons with sufficient energy to surmount the collector barrier. As is known, scattering probability increases rapidly with increasing electron energy above the Fermi level.

[0059] This problem of hot electron scattering may be overcome by the use of low tunneling barriers (e.g., 2eV or lower), such as niobium (Nb) - niobium pentoxide (Nb2O5), tantalum (Ta) - titanium oxide (TiO2) and Ta - tantalum oxide (Ta2O5), and by the use of a semi-metallic base electrode, such as a metal suicide. Prior art M-I-M-I-M structures used high barrier oxides, such as aluminum oxide (Al2O3), which severely limits, if not completely quench, current gain. The probability that the injected hot electron will cross the base electrode ballistically without scattering is given by the base transport factor, aB:

[0060] where xB is the base electrode thickness, Lg is the mean free path in the material forming the base electrode (in units of nm/eV2) and Ve is the hot electron energy above the Fermi level. Typical values for LB in metal are on the order of 20 nm/eV2.4 Therefore, a 0.3 eV hot electron traversing a 10 nm base electrode, for example, would have a base transport factor of approximately aB ~ 0.14. While Applicants are not aware of any published data regarding hot electron scattering lengths in semi-metals, it is submitted that the scattering lengths for semi-metals would be longer than those in conventional metals due to the lower free electron concentration (-1O22 cm) in semi-metals in comparison to metals. Electron-phonon scattering and defect scattering rates have not been explored in semi-metals, and further experimental exploration should quantify the aforedescribed effects.

[0061] The second problem of base-collector leakage current 510 (or dark current) arises from the fact that, if the collector barrier energy band height is too low, then cold electrons in the base electrode may tunnel through the collector barrier to the collector electrode, or vice versa. This extraneous tunneling current constitutes base-collector leakage current and leads to reduction of transistor current gain.

[0062] The base-collector leakage current problem may be overcome by appropriate selection of collector barrier energy band height, width and shape. Selection of collector barrier energy band height is a trade-off between reducing hot electron scattering (requiring low barrier height) and reducing base-collector tunneling current (requiring high barrier height). Using device models, Applicants have found that collector barriers having an energy band height in the range 0.3 to 0.8 eV results in a good trade-off between these two competing factors. Also, the base-collector leakage current problem may be naturally alleviated by the use of a lower collector barrier energy band height, as discussed earlier in reference to the hot electron scattering problem, since the quantum-mechanical image force maybe enhanced by using materials with low dielectric constants.

[0063] Similarly, selection of collector barrier energy band thickness is a tradeoff between device speed and leakage current. Thicker barriers would yield lower leakage current, but the transport time of the ballistic electron across the barrier would also increase. That is, a hot electron traveling at a ballistic velocity between 107-108 cm/s would take longer to traverse a 20 nm barrier than it would take to traverse a 5 nm barrier. A further problem is if the ballistic electron scatters and thermalizes down to the conduction band edge of the barrier. Since the barriers used in the devices of the present invention have generally included amorphous materials, the mobility for electron conduction (i.e., drift and diffusion) is very low. Consequently, the time for a given electron to reach the collector electrode would increase significantly if the electron thermalizes. Therefore, barrier thickness should be selected to minimize the probability of thermalizing collisions.

[0064] Furthermore, collector barrier energy band shape has a strong influence on hot electron transmission probability. Likewise, barrier energy band shape affects base-collector leakage current as the effective barrier energy band height is approximately equal to the mean barrier energy band height.5' n Therefore, leakage current should also be considered when selecting an appropriate barrier energy band shape for hot electron transmission, which will be discussed in further detail at an appropriate point in the disclosure below.

[0065] The third problem of energy spread 520 of injected hot electron distribution is due to the fact that electrons tunneling through the emitter barrier are not mono-energetic. That is, the electrons emerging from the emitter barrier are hot electrons with a spread of energies. Since very hot (i.e., high energy) electrons have a much greater probability of inelastic scattering while relatively cold (i.e., low energy) electrons have a low probability of clearing the collector barrier, the result is a reduced transistor gain.

[0066] The hot electron energy spread may be addressed through the inclusion of a double-insulator configuration in the emitter barrier. Details of a variety of double-insulator configurations have been discussed in detail in the '784 patent and the '185 patent. The narrowing of the emitted electron distribution is illustrated in FIG. 6A, in which the theoretical hot electron distribution from a single insulator emitter is compared with that of an emitter including a double-insulator configuration. FIG. 6 A shows a comparison of the energy distribution of hot electrons injected from a single-insulator M-I-M emitter and a double-insulator M-I-I-M emitter. FIG. 6A includes a composite graph 600 including a first graph 601A and a second graph 601B. The top portion of graph 600 includes a first x-axis 602A, corresponding to distance, and a y-axis 604 A, corresponding to energy, for an energy band diagram 610A of a single-insulator M-I-M emitter. Y-axis 604A and a second x-axis 615A, corresponding to current, are the axes for a current versus energy distribution curve 620A. Similarly, the bottom portion of graph 600 includes a first x-axis 602B, corresponding to distance, and a y-axis 604B, corresponding to energy, for an energy band diagram 610B of a double-insulator M-I-I-M emitter, with a corresponding, current versus energy distribution curve 620B indicated on y-axis 604B and a second x- axis 615B, As may be seen by comparing current versus energy distribution curves 620A and 620B, the double-insulator configuration in the emitter yields a much narrower peak of current/energy distribution. The narrower distribution of hot electrons from the emitter with a double-insulator structure included therein results in increased current gain.

[0067] Continuing to refer to FIG. 6A, the narrow electron distribution resulting from the emitter including the double-insulator configuration may also be useful in some of the non-traditional applications of the N-I-I-N-I-N transistor, such as in frequency multipliers and short pulse generators. The N-I-I-N diode configuration offers an additional benefit of low currents in reverse bias, which maybe useful in switching applications. The low currents in reverse bias may be further enhanced by using a thin textured emitter metal, which may be formed, for example, by sputtering at high pressures and low cathode voltages. An example eof such a textured collector electrode is shown in FIG. 6B, illustrating a transistor 650 including a double-insulator emitter barrier (with first and second insulator layers 654 and 656, respectively), wherein a collector electrode 658 is shown to include a step-like texture on the side away from collector barrier 118.

[0068] The fourth problem of quantum mechanical reflections 530 of hot electrons at non-insulator ― insulator interfaces may be the most challenging of the four gain-limiting mechanisms to overcome.6 Ludeke et al. have experimentally observed the oscillatory transmission of hot electrons in palladium (Pd) - silicon dioxide (SiO2) - silicon (Si) structures.7 In general, Applicants have recognized that the reduction of the quantum mechanical reflection problem requires the reduction of the wave function contrast across the thin-film transistor device. Applicants submit a two-prong approach to solving this critical problem, as will be discussed in detail immediately hereinafter.

[0069] The first approach is based on the use of semi-metallic base and collector electrodes. In order to minimize the wave function contrast between the base and collector electrodes and the collector barrier, the energy difference between the conduction band edge in the electrodes (at E eV below the Fermi level) and that in the insulator (at the top of the collector barrier). A typical metal, such as aluminum or copper, has a conduction band edge on the order of 10 eV below the Fermi level. Certain other metals, such as niobium and silver, have conduction band edges on the order of 5 eV below the Fermi level, thus making these metals more preferable for use in the transistor of the present invention. Moreover, since metal-silicides have carrier concentrations of ~1022 cm'3, this information may be extrapolated to predict that metal-silicides have conduction band depths of only 1 to 2 eV.

[0070] Turning now to FIG. 7, the effect of conduction band depth on hot electron transmission, T(E) is shown. FIG. 7 includes a composite graph 700 combining the calculated hot electron transmission curves for a variety of conduction band depth values. The inset graph illustrates the model used for the calculations, namely a square barrier 710 flanked by a first electrode 720 and a second electrode 740. The barrier in the present calculation is assumed to have a thickness of 4 nm and energy band height of 0.77 eV. The Fermi energy of the electrodes is assumed to be at E = 0 eV. The numbers given in the legend correspond to the conduction band depth (Ec, in units of eV) below the Fermi level in the electrodes. As maybe seen in FIG. 7, reduction of the conduction band depth to 1 ~ 2 eV results in reduced electron reflections, which is observed in the figure as oscillation depth, to acceptable values.

[0071] An added benefit to the use of metal-silicides, in the electrodes is their compatibility with standard integrated circuit processes. The tradeoff in using semi-metallic base and collector materials, rather than conventional metals, is increased base electrode resistance. The increase in base electrode resistance reduces the transistor's maximum oscillation which is given by:

[0072] Where/j- is the transistor cutoff frequency (determined by the emitter differential resistance at bias and the emitter junction capacitance), Rg is the small signal base resistance, and Cc is the collector junction capacitance. When using semi-metallic base electrodes, the base resistance may be reduced by using a thicker layer of semi-metal as the base electrode and/or by adding a thin layer of a high-conductivity metal, such as tungsten. However, both approaches would somewhat reduce transistor gain since they tend to increase hot electron scattering in the base electrode and since the interface between the conventional metal and the semi- metal layer would additionally reflect hot electrons.

[0073] In this regard, the operation of transistor maybe limited to operation at one of the oscillation peaks, as shown in FIG. 7. Additionally, ferromagnetic insulators and/or metals may be used in conjunction with the emitter or collector regions in order to enhance hot electron collection and differential resistance Rs and provide electromagnetic feedback. Differential resistance Rs is the resistance seen by an input, for example, an oscillating voltage V cos (wt), about a bias point.

[0074] The multi-layer metal approach may be further refined to produce a quarterwave anti-reflection layer between the conventional metal layer in the base electrode and the collector barrier. Still further, if the semi-metallic layer thickness and the conduction band depth are selected such that, at a specific energy, interference effects in the three layers tend to null out hot electron reflections. The transistor gain may be thereby increased accordingly.

[0075] The second approach to reduce quantum mechanical reflections is based on the use of a graded collector barrier energy band. The "shaped" barrier may be attained, for instance, by compositional changes in the barrier, rather than physical shaping of the conduction band edge in the oxide. A graded barrier energy ■ band may be achieved, for example, by gradually grading a collector oxide from a low barrier material to a high barrier material (e.g., Nb2Os - Nb2xTa2^xO5 - Ta2O5) and back again to a low barrier material. This approach has been applied successfully in III-V semiconductor transistor structures,4 but Applicants are unaware of application of this technique to non-semiconductor transistor technologies. [0076] Turning now to FIG. 8 in conjunction with FIG. 7, the effect of the grading of collector barriers in different ways is compared. As shown in the inset in FIG. 7, composite graph 700 indicates calculated hot electron transmission curves for a square barrier for a variety of conduction band depth values. FIG. 8 shows a composite graph 800 combining the calculated hot electron transmission curves for a parabolic barrier with a variety of conduction band depth values. The inset graph illustrates the model used for the calculations, namely a parabolic barrier 810 flanked by a first electrode 820 and a second electrode 840. In FIG. 8, the transmission of a square barrier energy band is compared with that of a parabolic barrier energy band, as indicated in the legend. FIG. 8 shows that the parabolic grading of the collector barrier significantly reduces hot electron reflections over that in the case of square collector barriers.

[0077] Referring now to FIG. 9, the effects of differently graded collector barriers are compared. In FIG. 9, as indicated in the legend, the electron transmission through a configuration including square, parabolic, half- parabolic, circular, half-circular, linearly graded and half-linearly graded barrier energy bands are compared. An example of the square barrier configuration is shown, for example, in the inset within FIG. 7, the parabolic barrier energy band is shown in the inset within FIG. 9, and the rounded configuration is shown in FIG. 4A. FIG. 9 includes a graph 900 showing tunneling probability as a function of electron energy for a variety of collector barrier shapes. A 0 eV conduction band offset and a 0.4 eV barrier height are assumed. For the "half designations, only the leading edge (i.e., base electrode side) of the collector barrier was assumed to be shaped. As may be seen in FIG. 9, grading one side of the collector barrier energy band reduces oscillations, while grading of both sides of the collector barrier energy band yields the greatest reduction of quantum mechanical reflection. Ideally, the grading of the conduction band edge of the barrier energy band from the metal conduction band edge to the maximum barrier energy band height then back down to the minimum height provides the greatest reduction in hot electron reflection. In the fabrication of actual devices, the closest approach would be to grade the energy band of the barrier material from as low of an energy as possible.

[0078] As discussed in the section regarding the reduction of base-collector leakage current, the quantum mechanical reflection of hot electrons is naturally alleviated by the use of a lower barrier energy band. This effect is due to the quantum-mechanical image force, which may be enhanced, for example, by the use of low dielectric constant insulating materials. Use of insulating materials with similar electron affinities but different dielectric constants may also contribute to the tailoring of the conduction band slope, or electric field, through the thin-film transistor structure.

[0079] The quantum mechanical reflections of hot electrons may be further reduced by incorporating an insulating material with a near-unity electron-tunnel mass. By using such a material, the base-collector dark current is reduced while decreasing the oscillation depth in the runnel probability and, simultaneously, increasing the oscillation frequency, thereby resulting in a higher average tunneling probability over a range of energy. [0080] More broadly, Applicants have recognized that a general consideration in the fabrication of an efficient, high speed thin-film transistor device is the consideration of wave function matching across the thin film layers as the ballistic electron traverses the device. In other words, by selecting appropriate materials and fabrication techniques in the formation of the various thin-film layers, thereby manipulating the wave function βf-through each of the thin-film layers, the electron reflection at each interface between the layers may be tailored as desired. For instance, a particular material may be selected for use within a thin-film transistor structure due to the fact that the material exhibits a desired dielectric constant characteristic or chemical composition for that layer. The wave function of a given thin-film layer may be further influenced, for example, by grading the composition of the layer (e.g., to achieve a parabolic energy band profile), by application or generation of a magnetic field (e.g., in the case of ferromagnetic materials) or by adding a surface texture to that layer. Similarly, by implementing a double-insulator structure within, for instance, the emitter barrier, a narrower distribution of emitted electrons (i.e., more monochromatic energy electrons) maybe achieved within the transistor. It is submitted that this recognition of the possibility of tailoring of certain characteristics of a thin-film transistor, such as the electron energy distribution width and electron reflection at interfaces, can be manipulated by wave function matching considerations is a significant advancement over the known art of thin-film transistors. Also, Fermi-level pinning and distribution of trap states at the base electrode - collector barrier as well as at the collector barrier - collector electrode interface may be used to aid in minimizing conduction band discontinuity.

Tunneling Hot Hole Transistors

[0081] As a complement to the aforediscussed tunneling hot electron transistors of the present invention, a thin-film tunneling transistor based on hot hole transport is described in detail immediately hereinafter.

[0082] The energy band diagram of a M-I-M-I-M hot hole transistor is shown in FIG. 3. Compared to the hot electron transistor, shown in FIG. 2, the energy bands are reversed; that is, barrier height for tunneling holes is the energy difference between the metal Fermi energy and the insulator valence band edge.

[0083] Continuing to refer to FIG. 3, an energy band diagram 300 corresponding to an N-I-N-I-N hot hole transistor structure is illustrated. The various portions of energy band diagram 300 corresponds to the variety of layers forming the N-I-N-I-N hot hole transistor, including an emitter electrode 310, a base electrode 312, a collector electrode 314, an emitter barrier structure 316 and a collector barrier structure 318. A hot hole 320 is emitted from the emitter electrode and surmounts the collector barrier to be subsequently collected in the collector electrode.

[0084] In order to achieve such a device, as illustrated in FIG. 3, the difference between the work function of the metal and the electron affinity of the insulator should be larger than the difference between the bandgap plus electron affinity of the insulator and the work function of the metal. Alternatively, external control methods maybe used to suppress electron tunneling.9 [0085] Several improvements to the basic M-I-M-I-M hot hole transistor (as illustrated in FIG. 3) may be achieved in accordance with the techniques of the present invention. For instance, the incorporation of a double-insulator structure in the emitter barrier would yield the same advantages as those described above in reference to the hot electron transistor. Additionally, the double-insulator structure may be included in the collector barrier, which may help reduce base-collector leakage current and increase hot hole transmission. Furthermore, the use of a graded collector barrier energy band would reduce hot hole reflection at the non- insulator ― insulator interfaces. Also, as in the hot electron device, hot hole reflections may be minimized by the appropriate selection of base and collector electrode materials.

[0086] One major difference between the hot electron and hot hole devices is that, in the hot electron device, electrons tunnel from the conduction band of the metal into the conduction band of the insulator. In the hot hole case, holes tunnel from the conduction band of the metal into the valence band of the collector barrier.

Transistor Fabrication Process

[0087] Two methods of fabricating the thin-film transistors of the present invention are disclosed below:

[0088] 1. The stack process,

[0089] 2. The planar process.

[0090] The first method, referred to as the stack process, involves depositing the entire MIxMxIxM transistor stack in a single vacuum deposition system. As discussed earlier, the "M" layers referred to in the present narrative may be any appropriate non-insulating material including, for instance, metals or some combination of metals and non-metals. The layers may be deposited by various conventional methods such as, but not limited to, thermal evaporation, sputtering, chemical vapor deposition, and atomic layer epitaxy. A cluster tool may be used to perform varying depositions in separate chambers without exposing the structure to atmosphere. The stack process is believed to provide maximum control of layer thickness, composition, and cleanliness. The stack process maybe subdivided into two domains: materials and processing. The materials challenge is to deposit the stack using possibly varying deposition methods to produce the desired electronic interfaces. The processing challenge is develop procedures that allow one to pattern and subsequently make contact to the desired layers which may be buried within central layers of the stack. It may be possible to break the transistor fabrication or stack, into multiple stacks, if one ensures the break regions are tolerant to intermediate processing.

[0091] The layers of the stack, in the most basic form, include an emitter metal, emitter-base oxide, base metal, base-collector oxide, collector metal. Since the top surface of the collector metal will be exposed to atmosphere following deposition, an oxidation resistant material, NbN for example, should be used to cap the collector metal unless milling, for example argon ion milling, is used in-situ to later remove any native oxide or contamination formed on top of the collector metal during subsequent processing. The base metal must be made thin with respect to the hot-electrons mean free path (~100nm depending on electron energy and base metal). The base metal must also be "dug out" of the stack so it may be contacted to an external circuit. An etch stop may be incorporated to facilitate milling to the base layer. Furthermore, the base layer must not oxidize once exposed. This may be accomplished by incorporating a capping layer, for example NbN). The thin (~ l-5nm) emitter oxide may incorporate multiple adjacent oxides (or metals) to promote the emission of a mono-energetic electron beam. The thick (~ 4-20nm) collector oxide may incorporate multiple adjacent oxides or suicides to reduce reflections of the emitted hot-electrons, while minimizing base-collector bias current. Although the emitter, base, and collector's are all described as metals, they may be semimetals, suicides, semiconductors, superconductors, or superlattices. Likewise, the emitter-base and collector-base oxides, need not be limited to conventional oxides.

[0092] The fabrication process described below utilizes a single stack deposition, reactive ion etching RIE, and the lift-off technique to form the patterned metal layers. Formation of the patterned metal layer is also possible by chemical etching, reactive ion etching, milling and other techniques. A variety of substrates may be used on which to fabricate the MIxMxIxM transistor; a silicon substrate is used in the process described below. A summary of the fabrication process for a typical device is shown in FIGS. 10A-10X and described below:

1. Thoroughly clean a silicon wafer, for example using a standard SPM, SCl, BOE, SC2 sequence.

2. Thermally oxidize the substrate, less than 1 μm thick, to provide electrical isolation between the MIxMxIxM transistor and silicon substrate.

. 3. Form an emitter contact pad (for electrically accessing the device):

a. Lithography to define the contact pad shape:

i. Spin on a primer (HMDS) at 6000 rpm for 30 seconds,

ii. Spin on a resist at 6000 rpm for 30 seconds (time and spin speed are dependent on the specific resist used),

iii. Pre-bake the resist layer on a hotplate at HO0C for 60 seconds (time and temperature are dependent on the specific resist used),

iv. Expose the resist layer for 18 seconds (exposure time is dependent on the specific resist used and the resist thickness),

v. Develop the resist layer using a developer solution (4: 1 ratio of DI water to developer) for a predetermined time, (developer solution depends upon specific resist and developer used)

vi. Rinse off the developer with DI water, vii. O2 plasma cleaning to clean the resist openings;

b. Thermal evaporation of bond layer (5 nm of chromium) to serve as a scratch-resistant metal, through which the device can be electrically probed;

c. Thermal evaporation of contact layer (35 nm of gold) for preventing oxidation of the contacts and promoting an ohmic contact to the emitter layer of the stack;

d. Lift-off to remove extraneous material:

i. Lift-off with acetone on spinner at low speed,

ii. Ultrasonic bath with acetone (if necessary to promote lift-off),

iii. Lift-off with acetone on spinner,

iv. Clean with isopropyl alcohol on spinner,

v. Spin dry;

Depending on the desired transistor size and lithography capabilities, this step may be broken into multiple steps. For example, large traces maybe patterned with standard optical lithography and connections from the transistor to these traces may be formed with electron beam lithography.

4. Deposit the MIxMxIxM transistor stack. The transistor stack may be either deposited over the entire wafer, or, in specific regions of the wafer defined by a lift-off step. The following stack: provides an example of a stack which is deposited in a single vacuum deposition tool.

a. Nb emitter metal (80nm) - chosen for its barrier properties with the emitter-base oxide, ability to rie mill in CF4ZO2, ability to form an edge oxide, good adhesion to the emitter contact. The metal is deposited by, for example, direct sputtering.

b. Nb2OsZTa2O5 emitter-base oxide (2nm/2nm) - the II structure provides a narrow width of emitted electrons, ability to RDB etch in CFVO2, and ease of reactive sputtering.

c. Nb/NbN/Cr/Nb base metal (3nm/lnm/3nrn/3nm)- the base metal incorporates Nb on the outer edges chosen for its barrier properties with the emitter-base and base- collector oxides, ability to KIE mill in CF4ZO2, and ability to form an edge oxide. Interdisposed within the base metal is a Cr layer which functions as an RIE etch stop, allowing one to precisely stop at the base metal, and easily oxidize the edges. The NbN provides an oxidation resistant contact to the base electrode after the Cr is removed. The metal is deposited by, for example, direct sputtering. The nitride may be formed by a nitrogen plasma, reactively sputtered, or directly sputtered. d. Nb2O5 base-collector oxide (IOnm) - a low and wide collector oxide is used to allow for passage of the hot electrons arriving from the emitter while lowering the base- collector current that may result from a bias that may be applied or generated across the collector oxide. Grading the oxide composition, to obtain a non-abrupt metal- oxide interface is preferable for reducing reflection of hot-electrons impinging the barrier. The oxide is deposited, for example, by reactive sputtering.

e. Nb/NbN collector metal (20nm/lnm) - the collector metal is chosen for its barrier properties with the collector oxide, ability to RIE mill in CF4/O2, and the compatibility with the stable nitride NbN. The metal is deposited by, for example, direct sputtering. The nitride may be formed by plasma, reactively sputtered, or directly sputtered.

5. Deposit collector definition metal - the collector definition metal is used to provide an RIE etch mask and as such defines the size of the collector-base side of the transistor. A lift-off process with Cr/Au (5nm/35nm) may be used. Au is resilient to the RIE etch and provides a good electrical contact to the transistor and external probes/pads. A 50: 1 H2O:HF dip may be used to remove any possible oxidation that may have occurred on top of the NbN in previous processing steps.

6. RIE mill collector-base - using a CF4IO2 RE system the transistor stack is etched down to the Cr etch stop layer within the base metal.

7. Remove etch stop - using dry etching or wet chemical etching the Cr metal etch stop within the base, not protected by the collector-base structure, is removed thus exposing the NbN layer of the base.

8. Deposit emitter definition metal - using lift-off techniques aluminum is deposited over the stack (including a portion of the collector) to define the emitter-base size. The Al functions as an etch mask.

9. RIE etch emitter-base portion of the stack.

10. Edge Oxidation - The edges of the emitter and base metal may now be oxidized to protect and passivate. This may be accomplished by oxide deposition or use of a oxygen plasma.

11. Remove Al etch mask - the Al etch mask is easily removed using AZ400K.

12. Using a lift-off process a base contact metal is deposited. Cr/Au (5nm/180nm) is deposited on top of the exposed base NbN. A 50:1 H2OiHF dip may be used to remove any possible oxidation that may have occurred on top of the NbN in previous processing steps. This process may also include a collector metal contact to extend the collector contact to external circuit or probe pads. [0093] The resulting structure places the emitter at the bottom of the stack and the collector at the top of the stack. This is not a necessity and the emitter and collector locations could be reversed. Depending on the depositions techniques used a particular order may be advantageous.

[0094] The second fabrication method, referred to as the planar process, involves patterning base contacts and collector or emitter contacts onto the substrate before subsequent fabrication of the remainder of the transistor structure. The advantage of this method is that it eliminates the need to etch down to the thin base metal - a tenuous process. The disadvantage of this method is that it breaks the deposition of the MMIM stack into two stages' so that one interface in the transistor structure is exposed to ambient atmosphere, which may lead to contamination of this interface and possibly native oxidation of the exposed surface. A summary of the fabrication process for a typical device is shown in FIGS. 1 IA-I II and described below:

1. Clean silicon (or polysilicon) substrate surface

2. Pattern base and collector (or emitter) electrode metals on silicon surface

3. Anneal the wafer to diffuse the electrode metals into the silicon and to form metal-silicides

4. Etch wafer to remove remaining metal, leaving conductive suicide traces on the silicon surface

5. Deposit and pattern collector oxide onto the surface above the collector electrode

6. Pattern base and collector contacts (typically gold) off to the side of the transistor structure

7. Deposit the base metal/emitter oxide/emitter metal stack onto the surface

8. Pattern etch mask over transistor junction and underlying base electrode

9. Etch away remaining stack, leaving base-oxide-emitter stack over collector and across base electrode

10. Remove etch mask

11. Pattern the thick emitter contact layer (typically gold) centered above the collector contact

12. Using the emitter contact layer as a mask, etch the remaining emitter metal down to the emitter oxide

Applications of Metal-Insulator Thin-Film Transistors

[0095] We describe several applications of metal-insulator thin-film transistors. Aside from the normal applications as a linear amplifier, oscillator, or switch, we discuss several aspects of the hot electron/hot hole transistor that may make it useful in rather novel applications.

1. Linear Amplifier/Oscillator [0096] The obvious application of these transistors is as a linear amplifier. FIG. 12A shows an equivalent circuit diagram of a linear amplifier 1200 including a hot electron transistor 1210 of the present invention and a hot hole transistor 1212 of the present invention in a push-pull configuration. As such, they may be useful as power amplifiers, low-noise amplifiers, or oscillators in high frequency circuits. Using both hot electron and hot hole devices, a push-pull amplifier configuration may be realized. Because these devices are thin film and very fast, they may find use in flexible electronics, microwave circuits on low loss or flexible substrates, and hybrid circuits where they may be integrated with silicon CMOS or III-V optoelectronics, for example.

2. SPDTSwitch

[0097] An interesting feature of hot electron (hole) transistors is that they have a non-zero turn-on voltage since emitted electrons must have enough energy to surmount the1 collector barrier. Since the majority of emitted electrons have an energy approximately equal to that of the base-emitter voltage, the turn-on threshold is approximately equal to this barrier height. Thus, for base-emitter voltages greater than the threshold, the majority of emitter current goes to the collector contact; for base-emitter voltages less than the threshold, however, the emitter current cannot surmount the collector barrier and goes out the base contact. Ia this way the hot election transistor functions as a single-pole, double-throw (SPDT) switch. The equivalent circuit diagram of an example of such a device is shown in FIG. 12B, with the energy band diagrams for the different switch states shown in FIGS. 12C and 12D.

3. Negative Differential Resistance Amplifier/Oscillator

[0098] As base-emitter voltage is increased, emitter current is switched from base to collector, as described above. The result is a negative differential resistance between the base and emitter as the current begins to switch. As is well known, negative differential resistance may be used for amplification and oscillation. The equivalent circuit diagram of such a device is shown in FIG. 12E.

4. Multivibrator

[0099] The concept of a multivibrator follows from the SPDT switch concept above. With appropriate feedback from collector to base, the transistor may be made to oscillate output current between base and collector with the emitter as the common electrode. The equivalent circuit diagram of such a device is shown in FIG. 12F. For simplicity, the biasing CKT is not shown in FIG. 12F.

5. Nonlinear Amplifier/Pulse Generator

[0100] As we saw above, the hot electron transistor has a turn-on threshold when the emitted electrons have enough energy to surmount the collector barrier. Normally, one desires a flat gain response for linear amplification, and the transistor would have to be biased well above the threshold voltage. Occasionally, however, one has encounters an application where nonlinear gain is useful. One such application would be for a short pulse generator.

[0101] If we bias the transistor at the turn-on threshold (discussed above), where the current gain transitions from zero to its maximum value, transistor response is very nonlinear. An oscillatory input voltage between the base and emitter then creates a series of short current spikes at the collector output since gain is highest for input voltages above the threshold and zero for voltages below the threshold. If this train of current spikes is converted into a low voltage-swing signal and fed back into the nonlinear amplifier at the appropriate voltage level, the subsequent output spikes become even narrower. By appropriate voltage level, we mean that the input signal swing must not go beyond the gain saturation point of the transistor, otherwise the signal spikes will not get narrower. The limit for how narrow the output spikes may get is equal to 1/(2 ?^HX), which for MHMIM transistor structures considered to date may be as short as 100 fs, depending on base resistance. The ultimate limit would be l/(2τfτ).

6. Frequency Multiplier

[0102] In a linear amplifier, we try to minimize the effect of oscillatory quantum mechanical reflections at the collector barrier for flat gain response; however, in certain applications, such as frequency multiplication, we may wish to use these sharp changes in gain to advantage. In this case, we make no attempt to reduce gain oscillations due to quantum mechanical reflections of the hot electrons. If we sweep the input base-emitter voltage across one or more of these oscillations, we will produce an output signal at a multiple of the input frequency. Thus, if we apply an oscillating input voltage that has a voltage swing sufficient equal to one period of the gain oscillations, the output signal will be at double the frequency of the input. If the input voltage sweeps across two gain oscillations, the output will be at quadruple the input frequency.

[0103] The equivalent circuit diagram for a common emitter 1400 based on these principles is shown in FIG. 12G. Common emitter 1400 acts as an NDK amplifier when based in the NDR region. Linear versus nonlinear amplification depends on the operating point of the transistor. Common emitter 1400 also acts as a frequency multiplier by the appropriate selection of transistor design. Common collector or base configuration are also possible. Discrete components may include RF transmission line components. A matching network may precede the load and/or follow the source. In addition, filtering and or cascading amplifiers are possible. The device may also act as an Dl (or terahertz or microwave) detector by the use of such inputs.

[0104] An equivalent circuit diagram for an oscillator with a varactor diode (such that the oscillation is voltage controlled) 1450 is shown in FIG. 12H. A variety of configuration, such as series, colpitts, Hartley, clap, common emitter, bose, collector, etc. are possible.

7. Nonlinear Rectifier/Mixer with Gain [0105J Similarly to the application above, we may use relatively sharp turn-on response of the transistor to provide high nonlinearity for rectification and mixing applications. The transistor should be biased at the turn-on threshold, and the input signal should be between base and emitter. The output signal is collector current. The "sharpness" of the turn-on nonlinearity, and consequently the efficiency of rectification or mixing, is limited largely by the breadth of the hot electron distribution from the emitter. Here the MUM emitter structure has an advantage over the MIM emitter. Base-collector bias voltage also has an effect on nonlinearity, with higher (collector positive with respect to base) voltages giving a sharper turn-on.

[0106] The transistor adds power gain to the signal by virtue of the base-collector bias voltage.

[0107] An added advantage of this rectifier/mixer device over conventional two-terminal diodes is that the input and output impedances may be different and tailored to match the specific source and load impedances. As an example, one may want to interface the input to a 200 Ω antenna as the source and drive a 50 Ω transmission line as the load.

[0108] We may also use gain oscillations due to quantum mechanical reflections in the collector to provide nonlinearity. Biasing the transistor at a negative-going gain peak will result in negative differential resistance.

[0109] An equivalent circuit diagram for a mixer 1500 based on such principles is shown in FIG. 121. Mixer 1500 includes input matching and output matching. One significant advantage provided by mixer 1500 over a diode mixer is gain.

8. Infrared Detector with Gain

[0110] This application is similar to the rectifier/mixer application above, the difference being that for infrared input signals, photon-assisted tunneling is expected to dominate over classical rectification. In this case, photons lose their energy to tunneling electrons. Thus, the base-emitter voltage may be reduced below the turn-on threshold by as much as a photon energy. At lower bias, the base-emitter diode has lower DC bias current and therefore lower shot noise. Again, signal power gain is determined by the ratio of base-collector bias voltage and base-emitter bias voltage.

Conclusion

[0111] Although each of the aforedescribed physical embodiments have been illustrated with various components having particular respective orientations, it should be understood that the present invention may take on a variety of specific configurations with the various components being located in a wide variety of positions and mutual orientations. Furthermore, the methods described herein may be modified in an unlimited number of ways, for example, by forming the aforedescribed transistor devices on flexible substrates, thereby taking advantage of the compatibility of the transistor devices of the present invention with lower temperature substrates. Other modifications may include, but not limited to, a M-I-M-I-M-I-M emitter structure in the transistor, M-I-I-I-M emitter/collector structure in the transistor, N-M-N base electrode, the use of multiple insulator layers in the collector barrier, the addition of various matching/filter/biasing configurations to the applications, the implementation of various logic circuits based on the aforedescribed switch (e.g., NAND, NOR, inverter, etc.), and the connection of antennas as inputs/outputs for various applications. Also, a thin metal within the collector barrier may be used to apply a voltage within the collector barrier and, thereby, further tailor the barrier conduction band shape by application of an external voltage. An example of such a configuration is shown in FIG. 13, including an energy band diagram for a transistor configuration including a triple-layer collector barrier 1602, which in turn includes a first insulating layer 1604, a metal layer 1606 and a second insulating layer 1608. By application of an external voltage (not shown) to metal layer 1606, the overall shape of the energy band of collector barrier 1602 may be tailored as desired. This technique of using a thin metal, if applied normal to the direction of conduction, may further add additional barrier conduction band shaping control. Therefore, the present examples are to be considered as illustrative and not restrictive, and the invention is not to be limited to the details given herein but may be modified within the scope of the appended claims.

「特表2007-535178およびWO2005106927より引用」

[Claims] 光学上信頼できるナノ粒子を基礎とする高屈折率ナノ複合封止材料と光導波材料

【特許請求の範囲】
【請求項１】
主に発光装置に用いる信頼できる高屈折率封止材料において、
ａ）２５ｎｍ以下の主要粒子サイズを有し、１～５ｗｔ％の第二族元素により処理されたＴｉＯ２ナノ粒子と、
ｂ）処理されたＴｉＯ２ナノ粒子をコーティングするカプラー／分散剤と、
ｃ）コーティングされ処理された多くのＴｉＯ２ナノ粒子が分散される光学的に透明なエポキシ樹脂とを含むことを特徴とする高屈折率封止材料。
【請求項２】
前記第二族元素はマグネシウムであることを特徴とする請求項１記載の高屈折率封止材料。
【請求項３】
前記カプラー／分散剤はメタクリロキシプロピルトリメトキシシラン（Methacryloxypropyltrimethoxysilane）であることを特徴とする請求項１記載の高屈折率封止材料。
【請求項４】
前記封止材料は１．６以上の屈折率を有していることを特徴とする請求項１記載の高屈折率封止材料。
【請求項５】
前記封止材料は１．８以上の屈折率を有していることを特徴とする請求項１記載の高屈折率封止材料。
【請求項６】
前記ＴｉＯ２ナノ粒子は、より大きなエネルギーバンドギャップ材料（酸化アルミニウム又は酸化シリコン）の外殻コーティングを、ＴｉＯ２ナノ粒子とカプラー／分散剤のコーティングとの間に有していることを特徴とする請求項１記載の高屈折率封止材料。
【請求項７】
主に発光装置に用いる信頼できる高屈折率封止材料において、
ａ）２５ｎｍ以下の主要粒子サイズを有し、１～５ｗｔ％の第二族元素により処理されたＴｉＯ２ナノ粒子と、
ｂ）処理されたＴｉＯ２ナノ粒子をコーティングするカプラー／分散剤と、
ｃ）コーティングされ処理された多くのＴｉＯ２ナノ粒子が分散される光学的に透明な反応性シリコーン樹脂とを含むことを特徴とする高屈折率封止材料。
【請求項８】
前記第二族元素はマグネシウムであることを特徴とする請求項７記載の高屈折率封止材料。
【請求項９】
前記カプラー／分散剤はオクチルトリメトキシシラン（Octyltrimethoxysilane）であることを特徴とする請求項７記載の高屈折率封止材料。
【請求項１０】
前記カプラー／分散剤はアリルトリメトキシシラン（Allyltrimethoxysilane）であることを特徴とする請求項７記載の高屈折率封止材料。
【請求項１１】
前記封止材料は１．６以上の屈折率を有していることを特徴とする請求項７記載の高屈折率封止材料。
【請求項１２】
前記封止材料は１．８以上の屈折率を有していることを特徴とする請求項７記載の高屈折率封止材料。
【請求項１３】
前記ＴｉＯ２ナノ粒子は、より大きなエネルギーバンドギャップ材料（酸化シリコン）の外殻コーティングを、ＴｉＯ２ナノ粒子とカプラー／分散剤のコーティングとの間に有していることを特徴とする請求項７記載の高屈折率封止材料。
【請求項１４】
ａ）リフレクターカップと、
ｂ）該リフレクターカップ内に設置される発光ダイオードと、
ｃ）２５ｎｍ以下の主要粒子サイズを有し、１～５ｗｔ％の第二族元素により処理されたＴｉＯ２ナノ粒子と、処理されたＴｉＯ２ナノ粒子をコーティングするカプラー／分散剤と、コーティングされ処理された多くのＴｉＯ２ナノ粒子が分散される光学的に透明なエポキシ樹脂とを含む高屈折率封止材料とを備えていることを特徴とする発光装置。
【請求項１５】
前記第二族元素はマグネシウムであることを特徴とする請求項１４記載の発光装置。
【請求項１６】
前記カプラー／分散剤はメタクリロキシプロピルトリメトキシシラン（Methacryloxypropyltrimethoxysilane）であることを特徴とする請求項１４記載の発光装置。
【請求項１７】
前記封止材料は１．６以上の屈折率を有していることを特徴とする請求項１４記載の発光装置。
【請求項１８】
前記封止材料は１．８以上の屈折率を有していることを特徴とする請求項１４記載の発光装置。
【請求項１９】
前記ＴｉＯ２ナノ粒子は、より大きなエネルギーバンドギャップ材料（酸化アルミニウム又は酸化シリコン）の外殻コーティングを、ＴｉＯ２ナノ粒子とカプラー／分散剤のコーティングとの間に有していることを特徴とする請求項１４記載の発光装置。
【請求項２０】
ａ）リフレクターカップと、
ｂ）該リフレクターカップ内に設置される発光ダイオードと、
ｃ）２５ｎｍ以下の主要粒子サイズを有し、１～５ｗｔ％の第二族元素により処理されたＴｉＯ２ナノ粒子と、処理されたＴｉＯ２ナノ粒子をコーティングするカプラー／分散剤と、コーティングされ処理されたＴｉＯ２ナノ粒子が分散される光学的に透明な反応性シリコーン樹脂とを含む高屈折率封止材料とを備えていることを特徴とする発光装置。
【請求項２１】
前記第二族元素はマグネシウムであることを特徴とする請求項２０記載の発光装置。
【請求項２２】
前記カプラー／分散剤はオクチルトリメトキシシラン（Octyltrimethoxysilane）であることを特徴とする請求項２０記載の発光装置。
【請求項２３】
前記カプラー／分散剤はアリルトリメトキシシラン（Allyltrimethoxysilane）であることを特徴とする請求項２０記載の発光装置。
【請求項２４】
前記封止材料は１．６以上の屈折率を有していることを特徴とする請求項２０記載の発光装置。
【請求項２５】
前記封止材料は１．８以上の屈折率を有していることを特徴とする請求項２０記載の発光装置。
【請求項２６】
前記ＴｉＯ２ナノ粒子は、より大きなエネルギーバンドギャップ材料（酸化シリコン）の外殻コーティングを、ＴｉＯ２ナノ粒子とカプラー／分散剤のコーティングとの間に有していることを特徴とする請求項２０記載の発光装置。
【請求項２７】
主に発光装置に用いる信頼できる高屈折率封止材料の製造方法であって、
ａ）第二族元素によりＴｉＯ２ナノ粒子を処理するステップと、
ｂ）処理されたＴｉＯ２ナノ粒子をカプラー／分散剤によりコーティングするステップと、
ｃ）コーティングされ処理されたＴｉＯ２ナノ粒子を光学的に透明なエポキシ樹脂中に分散させて封止材料を形成するステップと、を含むことを特徴とする信頼できる高屈折率封止材料の製造方法。
【請求項２８】
前記ＴｉＯ２は製造と処理が同時に行われることを特徴とする請求項２７記載の信頼できる高屈折率封止材料の製造方法。
【請求項２９】
前記第二族元素はマグネシウムであることを特徴とする請求項２７記載の信頼できる高屈折率封止材料の製造方法。
【請求項３０】
前記ＴｉＯ２ナノ粒子は、より大きなエネルギーバンドギャップ材料（酸化アルミニウム又は酸化シリコン）の外殻コーティングを、ＴｉＯ２ナノ粒子とカプラー／分散剤のコーティングとの間に有していることを特徴とする請求項２７記載の信頼できる高屈折率封止材料の製造方法。
【請求項３１】
主に発光装置に用いる信頼できる高屈折率封止材料の製造方法であって、
ａ）第二族元素によりＴｉＯ２ナノ粒子を処理するステップと、
ｂ）処理されたＴｉＯ２ナノ粒子をカプラー／分散剤によりコーティングするステップと、
ｃ）コーティングされ処理されたＴｉＯ２ナノ粒子を光学的に透明な反応性シリコーン樹脂中に分散させて封止材料を形成するステップと、を含むことを特徴とする信頼できる高屈折率封止材料の製造方法。
【請求項３２】
前記ＴｉＯ２は製造と処理が同時に行われることを特徴とする請求項３１記載の信頼できる高屈折率封止材料の製造方法。
【請求項３３】
前記第二族元素はマグネシウムであることを特徴とする請求項３１記載の信頼できる高屈折率封止材料の製造方法。
【請求項３４】
前記ＴｉＯ２ナノ粒子は、より大きなエネルギーバンドギャップ材料（酸化シリコン）の外殻コーティングを、ＴｉＯ２ナノ粒子とカプラー／分散剤のコーティングとの間に有していることを特徴とする請求項３１記載の信頼できる高屈折率封止材料の製造方法。
【請求項３５】
ａ）第一クラッド層と、
ｂ）第二クラッド層と、
ｃ）高屈折率ナノ複合材料により組成され、第一クラッド層と第二クラッド層により囲まれる光拘束コアガイド領域とを含み、
該高屈折率ナノ複合材料は、２５ｎｍ以下の主要粒子サイズを有し、１～５ｗｔ％の第二族元素により処理されたＴｉＯ２ナノ粒子と、処理されたＴｉＯ２ナノ粒子をコーティングするカプラー／分散剤と、コーティングされ処理されたＴｉＯ２ナノ粒子が分散される光学的に透明な反応性シリコーン樹脂とを含むことを特徴とする請求項３５記載の光導波装置。
【請求項３６】
前記第二族元素はマグネシウムであることを特徴とする請求項３５記載の光導波装置。
【請求項３７】
前記カプラー／分散剤はオクチルトリメトキシシラン（Octyltrimethoxysilane）であることを特徴とする請求項３５記載の光導波装置。
【請求項３８】
前記カプラー／分散剤はアリルトリメトキシシラン（Allyltrimethoxysilane）であることを特徴とする請求項３５記載の光導波装置。
【請求項３９】
前記高屈折率ナノ複合材料は１．６以上の屈折率を有していることを特徴とする請求項３５記載の光導波装置。
【請求項４０】
前記高屈折率ナノ複合材料は１．８以上の屈折率を有していることを特徴とする請求項３５記載の光導波装置。
【請求項４１】
前記ＴｉＯ２ナノ粒子は、より大きなエネルギーバンドギャップ材料（酸化シリコン）の外殻コーティングを、ＴｉＯ２ナノ粒子とカプラー／分散剤のコーティングとの間に有していることを特徴とする請求項３５記載の光導波装置。

1. A reliable high refractive index encapsulant for a light emitting device comprising: a) TiO2 nanoparticles having a primary particle size of less than 25 nm, said TiO2 nanoparticles being treated with 1 to 5 wt% of a group II element; b) a coupling/dispersing agent coating the treated TiO2 nanoparticles; c) an optically transparent epoxy into which a multiplicity of the coated treated TiO2 nanoparticles are dispersed.

2. The high refractive index encapsulant as claimed in claim 1, wherein the group II element is magnesium.

3. The high refractive index encapsulant as claimed in claim 1, wherein the coupling/dispersing agent is Methacryloxypropyltrimethoxysilane

4. The high refractive index encapsulant as claimed in claim I5 wherein the encapsulant has a refractive index greater than 1.6.

5. The high refractive index encapsulant as claimed in claim 1, wherein the encapsulant has a refractive index greater than 1.8.

6. The high refractive index encapsulant as claimed in claim 1, wherein the TiO2 nanoparticles have an outer shell-coating of a larger energy bandgap material (such as Aluminum Oxide or Silicon Oxide), between the TiO2 nanoparticle and the coupling/dispersing agent coating.

7. A reliable high refractive index encapsulant for a light emitting device comprising: a) TiO2 nanoparticles having a primary particle size of less than 25nm, said TiO2 nanoparticles being treated with 1 to 5 wt% of a group II element; b) a coupling/dispersing agent coating the treated TiO2 nanoparticles; c) an optically transparent reactive-silicone into which a multiplicity of the coated treated TiO2 nanoparticles are dispersed.

8. The high refractive index encapsulant as claimed in claim 7, wherein the group II element is magnesium.

9. The high refractive index encapsulant as claimed in claim 7, wherein the coupling/dispersing agent is Octyltrimethoxysilane

10. The high refractive index encapsulant as claimed in claim 7, wherein the coupling/dispersing agent is Allyltrimethoxysilane

11. The high refractive index encapsulant as claimed in claim 7, wherein the encapsulant has a refractive index greater than 1.6.

12. The high refractive index encapsulant as claimed in claim 7, wherein the encapsulant has a refractive index greater than 1.8.

13. The high refractive index encapsulate as claimed in claim 7, wherein the TiO2 nanoparticles have an outer shell-coating of a larger energy bandgap material (such as Silicon Oxide), between the TiO2 nanoparticle and the coupling/dispersing agent coating.

14. A light emitting device comprising: a) a reflector cup; b) a light emitting diode disposed within the reflector cup; c) a high refractive index encapsulant; said high refractive index encapsulant comprising TiO2 nanoparticles having a primary particle size of less than 25nm, said TiO2 nanoparticles being treated with 1 to 5 wt% of a group II element, a coupling/dispersing agent coating the treated TiO2 nanoparticles and an optically transparent epoxy into which a multiplicity of the coated treated TiO2 nanoparticles are dispersed.

15. The light emitting device as claimed in claim 14, wherein the group II element is magnesium.

16. The light emitting device as claimed in claim 14, wherein the coupling/dispersing agent is methacryloxypropyltrimethoxysilane.

17. The light emitting device as claimed in claim 14, wherein the encapsulant has a refractive index greater than 1.6.

18. The light emitting device as claimed in claim 14, wherein the encapsulant has a refractive index greater than 1.8

19. The light emitting device as claimed in claim 14, wherein the TiO2 nanoparticles have an outer shell-coating of a larger energy bandgap material (such as Aluminum Oxide or Silicon Oxide), between the TiO2 nanoparticle and the coupling/dispersing agent coating.

20. A light emitting device comprising: a) a reflector cup; b) a light emitting diode disposed within the reflector cup; c) a high refractive index encapsulant; said high refractive index encapsulant comprising TiO2 nanoparticles having a primary particle size of less than 25nm, said TiO2 nanoparticles being treated with 1 to 5 wt% of a group II element, a coupling/dispersing agent coating the treated TiO2 nanoparticles and an optically transparent reactive-silicone into which a multiplicity of the coated treated TiO2 nanoparticles are dispersed.

21. The light emitting device as claimed in claim 20, wherein the group II element is magnesium.

22. The light emitting device as claimed in claim 20, wherein the coupling/dispersing agent is Octyltrimethoxysilane.

23. The light emitting device as claimed in claim 20, wherein the coupling/dispersing agent is Allyltrimethoxysilane.

24. The light emitting device as claimed in claim 20, wherein the encapsulant has a refractive index greater than 1.6.

25. The light emitting device as claimed in claim 20, wherein the encapsulant has a refractive index greater than 1.8

26. The light emitting device as claimed in claim 20, wherein the TiO2 nanoparticles have an outer shell-coating of a larger energy bandgap material (such as Silicon Oxide), between the TiO2 nanoparticle and the coupling/dispersing agent coating.

27. A method of making a reliable high refractive index encapsulant for a light emitting device, comprising the steps of: a) treating TiO2 nanoparticles with a group II element ; b) coating the treated TiO2 nanoparticles with a coupling/dispersing agent; c) dispersing the coated treated TiO2 nanoparticles within an optically transparent epoxy so as to form the encapsulant.

28. The method of making a reliable high refractive index encapsulant as claimed in claim 27 wherein the TiO2 are simultaneously made and treated.

29. The method of making a reliable high refractive index encapsulant as claimed in claim 27, wherein the group II element is magnesium.

30. The method of making a reliable high refractive index encapsulant as claimed in claim 27, wherein the TiO2 nanoparticles have an outer shell-coating of a larger energy bandgap material (such as Aluminum Oxide or Silicon Oxide), between the TiO2 nanoparticle and the coupling/dispersing agent coating.

31. A method of making a reliable high refractive index encapsulant for a light emitting

device, comprising the steps of: a) treating TiO2 nanoparticles with a group II element ; b) coating the treated TiO2 nanoparticles with a coupling/dispersing agent; c) dispersing the coated treated TiO2 nanoparticles within an optically transparent reactive-silicone so as to form the encapsulant

32. The method of making a reliable high refractive index encapsulant as claimed in claim 31 wherein the TiO2 are simultaneously made and treated.

33. The method of making a reliable high refractive index encapsulant as claimed in claim 31 , wherein the group II element is magnesium.

34. The method of making a reliable high refractive index encapsulant as claimed in claim 31, wherein the TiO2 nanoparticles have an outer shell-coating of a larger energy bandgap material (such as Silicon Oxide), between the TiO2 nanoparticle and the coupling/dispersing agent coating.

35. A photonic waveguiding device comprising: a) first cladding layer; b) second cladding layer; c) light confining core/guiding region comprised of a high refractive index nanocomposite that is surrounded by first cladding and second cladding layer; said high refractive index nanocomposite comprising TiO2 nanoparticles having a primary particle size of less than 25nm, said TiO2 nanoparticles being treated with 1 to 5 wt% of a group II

element, a coupling/dispersing agent coating the treated TiO2 nanoparticles and an optically transparent reactive-silicone into which a multiplicity of the coated treated TiO2 nanoparticles are dispersed.

36. The photonic waveguiding device as claimed in claim 35, wherein the group II element is magnesium.

37. The photonic waveguiding device as claimed in claim 35, wherein the coupling/dispersing agent is Octyltrimethoxysilane.

38. The photonic waveguiding device as claimed in claim 35, wherein the coupling/dispersing agent is Allyltrimethoxysilane.

39. The photonic waveguiding device as claimed in claim 35, wherein the HRI nanocomposite has a refractive index greater than 1.6.

40. The photonic waveguiding device as claimed in claim 35, wherein the HRI nanocomposite has a refractive index greater than 1.8

41. The photonic waveguiding device as claimed in claim 20, wherein the TiO2 nanoparticles have an outer shell-coating of a larger energy bandgap material (such as Silicon Oxide), between the TiO2 nanoparticle and the coupling/dispersing agent coating.

「特表2008-520810およびWO2006060141より引用」

光学上信頼できるナノ粒子を基礎とする高屈折率ナノ複合封止材料と光導波材料

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般的に固体照明のアプリケーションに関し、特に発光ダイオード（ＬＥＤ）やＬＥＤを基礎とする発光装置に用いる光学上信頼できる高屈折率（ＨＲＩ）を有する封止材料に関する。本発明はまた、ポリマーを基礎とする光導波に用い、さらには光通信と光インターコネクトのアプリケーションに使用可能な光学上信頼できる高屈折率を有する光導（lightguiding）のコア材料に関する。
【背景技術】
【０００２】
近年、ＬＥＤはそのエネルギー効率の高さにより照明に応用され始め、特に元々はエネルギー効率が悪い白熱灯とハロゲンランプ等が使われていた特殊照明にも応用されている。現在では、主要な三種の方法により「白色光」ＬＥＤが生産されている。第一種は赤、緑、青色光（ＲＧＢ）ＬＥＤを使用し、これに混色用の次級光学システム（secondary-optics）を加え、白色光を発するものである。この方法は良好な白色光効果を提供可能で、演色性（color rendering index,ＣＲＩ）は約８５で、しかもエネルギー効率が高い。しかし、同時に三組の異なるＬＥＤを駆動する必要があるため複雑で、またより高価な駆動回路を必要とする。該複雑性は温度が上昇すると、各赤、緑、青色光ＬＥＤはかなり異なる効率衰減程度を示し、赤、緑、青色光ＬＥＤ間の使用寿命にも差があることに関係する。この他、高輝度（５ｍＷ～１０００ｍＷのＬＥＤランプ）の青色光と緑色光ＬＥＤは最近ようやく開発されたもので、しかも赤色光ＬＥＤに比べ割高である。
【０００３】
第二種のＬＥＤで白色光を得る方法は、高輝度の青色光ＬＥＤ（４５０ｎｍ～４７０ｎｍ）を利用し、セリウム（cerium）をドープするイットリウムアルミニウムガーネット（Yttriumaluminum garnet、YAlG:Ce、YAG）等の黄色蛍光粉体（phosphor）を励起するものである。この方法はエネルギー効率が高く、低コストで製造可能であるが、白色光の色温（CT）はわずかに約７０００Ｋで、しかもＣＲＩも約７０～７５に過ぎないため、多くの高品質アプリケーションに適用することはできない。より厚い蛍光体層を使用し、より多くの青色光を吸収し下方へと転換することで、色温を低下させ、白色光照明の品質を向上させることができるが、これではエネルギー効率を低下させてしまう。反対に、もし単一あるいは多数の蛍光体を使用し赤色に対応し照射するなら、やや黄色を帯びた緑色光（あるいはやや緑色を帯びた黄色光）は演色性を向上させ、しかも白色光の色温を約４０００Ｋまで、ＣＲＩは約８０～８５まで向上させることができる。しかし、エネルギー効率は比較的劣り、しかもパッケージを含む蛍光体の光学効率はおよそ５０％～６０％で、これでは上記の状況においてより少ない光しか発しない。
【０００４】
第三種のＬＥＤで白色光を得る方法は、高輝度ＵＶ／青紫光ＬＥＤ（波長は３７０－４３０ｎｍの範囲）を使用しＲＧＢ蛍光体を励起するものである。この方法は高品質の白色光を提供可能で、そのＣＲＩは約９０あるいはそれ以上である。同時にコストも低く、しかも信頼性が高い。蛍光体とＬＥＤチップ／ベアチップを含む／囲む封止材料（encapsulant）は、ＵＶ／青紫光照射において劣化しないからである。赤色光ＬＥＤチップとＵＶ／青紫光あるいは青色光ＬＥＤチップを比較すると、使用寿命がより短く、しかも室温上昇時の効率減少がより多いため、色彩維持の問題が発生し、しかも駆動回路はより複雑である。しかし、現在この種の方法の効率は非常に低く、よってＵＶ／青紫光が励起可能なＲＧＢ蛍光体はより低い光転換効率しか備えない。この他、パッケージを含む蛍光体の光効率も約５０％～６０％に過ぎず、発する光も少なくなってしまう。
【特許文献１】米国特許第３，８７７，０５２号明細書
【特許文献２】米国特許第６，４３２，５２６号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は各種ＬＥＤ／蛍光体操作の方式に応用可能で、青色光ＬＥＤとやや黄色を帯びた（あるいはＲＧ）蛍光体、ＲＧＢ蛍光体と紫外光（ＵＶ）ＬＥＤ、及び深紫外光（deep ＵＶ）ＬＥＤと「白色」蛍光管型態の蛍光体、及び赤、緑、青色光ＬＥＤを集め形成する「白色光」ランプを含む。本発明は各種蛍光体サイズ、つまり「バルク（bulk）」ミクロンサイズ蛍光体、及びナノ結晶の蛍光体（「ナノ蛍光体（nanophosphor）」の直径は１００ｎｍ以下、４０ｎｍ以下が最適）に応用することができる。
【課題を解決するための手段】
【０００６】
先ず、ＬＥＤは空気中で作動するが、１９７５年に提出された米国特許第３，８７７，０５２号（発明者はDixon氏等）は屈折率（ＲＩ）が空気より大きい光学透明封止材料で包むＬＥＤを使用し、ＬＥＤランプの光出力を強化する構造を教示する。これに続き、業界ではほとんどがＲＩが１．５のエポキシ類封止材料を採用している。ＲＩが１．５の封止材料を採用するＬＥＤランプが提供する光出力は、封止を採用しないランプの１．７倍～２．３倍前後の照射係数を示し、ＬＥＤチップとランプのパッケージの細部により決定する。
【０００７】
ＲＩが１．５の封止材料は一般に硬化したアロマチックエポキシアンハイドライド（aromaticepoxy-anhydride）、硬化したサイクロアリファチックエポキシアンハイドライド（cycloaliphaticepoxy-anhydride）あるいはそれらの組合せ、及び硬化したエポキシアミン（epoxy-amine）等の多くの化学物質を含む。最近では、ＲＩが１．５のシリコーンサイクロアリファチックエポキシ合成物封止材料（Silicone-cycloaliphatic epoxy hybrid encapsulant）と反応性シリコーン（reactive-Silicone）を基礎とする弾性体（Silicone basedelastomer）あるいはジェル封止材料をさらに含み、青色光／青紫光／ＵＶ照射波長において、温度と光線が導致する変色により、最適の抗性を提供することができる。
【０００８】
ＲＩが１．６以上の封止材料を製造するため、高屈折率酸化物（酸化チタン／酸化ビスマス及び酸化シリコン等）を含む合金のＯＲＭＯＣＥＲ（有機改良セラミック）に基づき、その中においてシリコンを含む分子のポリマー官能基が製造する封止材料に散布粘着し、ＲＩが２．０の薄膜を得ることができる。しかし、厚み（１ｍｍあるいはさらに厚く）の達成に問題がある。これは圧力が引き起こす破裂が薄膜厚を１００ミクロン以下に抑えてしまうためである。さらに緑色光と青色光波長下の光学吸収係数は高いため、光学透明性を得ようとするなら、薄膜厚は数十ミクロンの範囲に留めなければならない。
【０００９】
米国特許第６，４３２，５２６号が提出する高屈折率ナノ粒子を基礎とするナノ複合材料有機セラミック（Nanocomposite Ceramer）を有機母体（matrix）内に分散する方法は、そのＲＩ値は１．６５あるいは１．７より大きいが、光学透明性は劣る。しかし本発明は改良したナノ粒子合成製造工程、及び改良したナノ粒子官能基コーティング製造工程（functional group coating）の組合せにより、エポキシと反応性シリコーンを基礎とするナノ複合材料有機セラミック中においてより高い光学透明性を獲得した。
【００１０】
我々は緑色光あるいは青色光に近いＬＥＤチップの色飽和度の光衰減特性において、室温下１０００時間で６５％以上のルーメン（lumen）の信頼性要求を維持することはできないことを発見した。そのため、我々が開発した改良組成のナノ粒子（ナノ粒子合成製造工程あるいはナノ粒子官能基コーティング製造工程中に第二族（Group II）元素を加える）はナノ複合材料有機セラミックの光衰減抗性を強化することができる。この他、我々は以下の方法を開発した。すなわち、改良組成のナノ粒子（ナノ粒子合成製造工程あるいはナノ粒子官能基コーティング製造工程中に第二族（Group II）元素）を加え、ナノ粒子とカプラー／分散剤のコーティングとの間において、より大きなエネルギーバンドギャップ材料（酸化アルミニウムあるいは酸化シリコン等）の外殻コーティングを備えるシリコーン母体を基礎とするナノ複合材料有機セラミックを特別に製造した。もしナノ粒子が組成の上で改良されていれば、ナノ粒子はナノ粒子とカプラー／分散剤のコーティングとの間において、より大きなエネルギーバンドギャップ材料の外殻コーティング（酸化シリコン）を備え、シリコーン母体を基礎とし、しかも光学透明のナノ複合材料である有機セラミックを選択的に達成することができる。
【００１１】
我々はナノ複合材料有機セラミックは１００℃あるいはさらに高温度下（１０００時間の放置信頼度テスト）のＬＥＤランプルーメン出力の熱衰減度はかなりの程度で抑制されることを発見した。よって本発明の改良組成のナノ複合材料有機セラミックは強化された光熱衰減抗性を提供することができる。この他、シリコーン母体を基礎とする改良ナノ複合材料有機セラミックはエポキシ類母体を基礎とする改良ナノ複合材料有機セラミックに比べ、強化された光熱衰減抗性を提供することができる。
【発明の効果】
【００１２】
上記のように、本発明は発光ダイオード（ＬＥＤ）とＬＥＤを基礎とする発光装置に用いる光学上信頼できる高屈折率（ＨＲＩ）を備える封止材料に関連し、同様にポリマーを基礎とする光導波に用い、さらには光通信と光インターコネクトのアプリケーションに使用可能である。
【発明を実施するための最良の形態】
【００１３】
本発明への理解を深めるため、以下に図表と実施方式を合わせて説明する。
【００１４】
本発明はコーティング有機官能基を含み、エポキシ樹脂あるいはシリコーンポリマーに分散される被処理ナノ粒子の製造と使用に関連し、ＲＩが１．７あるいはそれ以上の屈折率を示し、波長が５２５ｎｍの時α＜０．５ｃｍ－１の低数値の光吸収係数を示す。高屈折率（high refractive index,ＨＲＩ）封止材料は硬化時に８０℃～１００℃において数時間アニーリングと高温放置信頼度テスト１００℃下において数ｍｍの層の厚みを達成し、破裂しない。これは文献中で言う光ナノ複合材料の硬化後にわずかに０．０１ｍｍのオーダーの厚みしか備えず、α＞１ｃｍ－１の特性とは異なり、よって後者はＬＥＤランプを使用することはできない。なぜならそのＬＥＤチップの厚みは少なくとも０．１ｍｍあるからである。
【００１５】
本発明はまた組成上改良した二酸化チタン（ＴｉＯ２）ナノ粒子の製造と使用に関連し、ＨＲＩ封止材料に５２５ｎｍと４６０ｎｍの波長下においてＨＲＩ封止材料に応用する従来のＴｉＯ２ナノ粒子に比べ大きい光衰減抗性（３００倍以上）を与える。組成上改良したＴｉＯ２ナノ粒子は第二族（Group II）の原子／イオンをナノ粒子内（バルクドーピング）あるいはその表面（表面ドーピングあるいは表面コーティング）に備える。「ドーピング（doping）」が表面で発生したのか、あるいはナノ粒子を貫通したのかが不明であるため、ここでは「被処理（treated）」という言葉を用いこれら粒子を表現する。表面上の第二族原子は酸化物あるいは水素酸化物（例えば、下記に述べるＭｇ濃度でのＭｇＯアイランド）である。この他、組成上改良したナノ粒子（ナノ粒子合成製造工程あるいはナノ粒子官能基コーティング製造工程中に第二族元素を加える）はより大きなエネルギーバンドギャップ材料（酸化アルミニウムあるいは酸化シリコン）を備える外殻コーティングで、ナノ粒子とカプラー／分散剤のコーティングとの間に位置し、シリコーン母体を基礎とするＨＲＩナノ複合材料を特別に達成することができる。ここで言う酸化シリコンとは一般にＳｉＯＸを指し、ＳｉＯあるいはＳｉＯ２でも良く、これはナノサイズの範囲はどの種の酸化物であるかを決定することが難しいためである。
【００１６】
高ＲＩとＬＥＤ放射波長より大きいエネルギーバンドギャップを備えるその他材料（酸化物、窒化物あるいは硫化物）のナノ粒子は使用可能であるが、硫化物、セレン化物（Selenide）とテルル化物（Telluride、つまりChalcogenide）等のナノ粒子は、光化作用により衰減し易い（より大きなエネルギーバンドギャップ材料である酸化アルミニウムあるいは酸化シリコンの内の一つの外殻コーティングを、ナノ粒子とカプラー／分散剤のコーティングとの間に配置する必要がある）。
【００１７】
図１は、ＮＬＣの改良組成のＴｉＯ２ナノ粒子とＮＬＣの従来のＴｉＯ２ナノ粒子を基礎とするエポキシ類母体を基礎とするナノ複合ＨＲＩ封止材料のルーメン維持特性を比較する。５２５ｎｍ低電力ＬＥＤランプにおいて、それぞれ１０００ワットと３時間以下の９０％ルーメンを維持する。比較的高い光衰減抗性は５２５ｎｍ以下に低下した光吸収率を結合したためである。図中、二種のＴｉＯ２ナノ粒子サンプルのＵＶ－可視光反射スペクトラムから分かるように、なお光を発生する電子－正孔対の再結合ライフサイクルが低下するためである。この二つの効果はナノ粒子表面上で反応を引き起こす光発生キャリア濃度を低下させ、ナノ複合材料の光暗化（optical darkening）結果の原因となる。
【００１８】
ナノ粒子成長の過程において、第二族を含む化合物を備える組成上改良したＴｉＯ２ナノ粒子を反応物に加え、あるいはナノ粒子の有機官能基コーティングの過程において第二族を含む化合物を反応物に加え、この二者のルーメン維持特性と第二族とＴｉＯ２分子の比率の数値は相互に近接する。
【００１９】
ナノ粒子成長の過程において第二族を含む化合物を反応物に加える製造工程は、ナノ粒子の有機官能基コーティングの過程において第二族を含む化合物を反応物に加える製造工程と比較すると、前者は第二族の濃度が増加する中、さらに再度製造可能で、さらに高い透明性を備えるＨＲＩ材料を提供することができる。これは第二族を含む化合物のその他化学成分は有機官能基コーティング製造工程をかく乱するためで、第二族を含む化合物の濃度が比較的高い状況において溶液のｐＨ値を改変する。
【００２０】
図２は、ＮＬＣの現行エポキシ類母体を基礎とするＨＲＩナノ複合封止材料の５２５ｎｍ波長の低電力ＬＥＤ照射下における、及び現行エポキシ類母体を基礎とするＨＲＩナノ複合封止材料の４６０ｎｍ波長の低電力白色光ＬＥＤ照射下におけるルーメン維持特性を示す。現行エポキシ類母体を基礎とするＨＲＩナノ複合封止材料は５２５ｎｍ波長の低電力ＬＥＤ照射下で９０％のルーメン維持特性を１０００時間超えていることを示す。これと、現行エポキシ類母体を基礎とするＨＲＩナノ複合封止材料の４６０ｎｍ波長の低電力白色光ＬＥＤ照射下におけるわずか２０時間の９０％ルーメン維持特性と対比を形成する。これはＴｉＯ２ナノ粒子は４６０ｎｍ波長下で５２５ｎｍに比べ比較的高い光吸収性を備えるためで、エポキシ類母体の化学反応はナノ粒子が引き起こす光催化作用により光学吸収発色団（chromophore）を発生する。
【００２１】
注意を要する点は、組成上改良したＴｉＯ２ナノ粒子を基礎とするエポキシ類母体を基礎とするＨＲＩナノ複合封止材料は、４６０ｎｍ波長のルーメン維持において、従来のＴｉＯ２ナノ粒子を基礎とするエポキシ類母体を基礎とするＨＲＩナノ複合封止材料の５２５ｎｍ波長下のルーメン維持より優れ（９０％ルーメン維持２０時間より３時間少ない）。従来のＴｉＯ２ナノ粒子を基礎とするエポキシ類母体を基礎とするＨＲＩナノ複合封止材料は４６０ｎｍ波長下の９０％ルーメン維持は５分間に満たない。ＨＲＩナノ複合封止材料は５２５ｎｍ波長ＬＥＤ（ＳＭＤ）ランプに用い、約２５％のＬＥＤ特性向上を提供することができ、さらにプラグ効率（wall-plug efficiency,ＷＰＥ）と光電力出力を向上させることができる。
【００２２】
図３は、ＮＬＣの現行シリコーン母体を基礎とするＨＲＩナノ複合封止材料の４６０ｎｍ波長の高効率低電力青色光ＬＥＤ照射下のルーメン維持特性を示す。現行シリコーン母体を基礎とするＨＲＩナノ複合封止材料は４６０ｎｍ波長の高効率低電力青色光ＬＥＤ照射下において、１０００時間を超過する９５％以上ルーメン維持特性を示す。図中では、初期１５０時間だけを示す。これと類似の状況において、ＮＬＣの現行エポキシ類母体を基礎とするＨＲＩナノ複合封止材料の４６０ｎｍ波長の低電力青色光ＬＥＤ照射下の９０％ルーメン維持が１時間以下であることを対比を形成する。シリコーン母体の化学不活性はエポキシ類母体のそれと比較すると、ナノ複合材料中において光学吸収発色団発生の可能性をより予防することができる。前記のように、従来のＴｉＯ２ナノ粒子を基礎とするエポキシ類母体を基礎とするＨＲＩナノ複合封止材料の４６０ｎｍ波長下の９０％ルーメン維持は５分間に満たない。
【００２３】
現行シリコーン母体を基礎とするＨＲＩナノ複合封止材料は５２５ｎｍ波長の高効率低電力青色光ＬＥＤ照射下では、１０００時間を超過する９５％以上ルーメン維持特性を示す。
【００２４】
注意を要する点は、より大きなエネルギーバンドギャップ材料（酸化アルミニウムあるいは酸化シリコン）の一つの外殻コーティングをナノ粒子とカプラー／分散剤コーティングとの間に有しても、従来のＴｉＯ２ナノ粒子が光学透明のシリコーン母体を基礎とするナノ複合材料を発生しないことである。光学透明のシリコーン母体を基礎とするＨＲＩナノ複合封止材料を得るために、ナノ粒子は組成上改良したナノ粒子でなければならない他、しかも（ここでは強調）ナノ粒子はより大きなエネルギーバンドギャップ材料（酸化シリコン）である外殻コーティングをナノ粒子とカプラー／分散剤コーティングの間に有することが必要である。
【００２５】
注意を要する点は、青色光ＬＥＤランプに用いる４６０ｎｍチップは図２中の白色光ＬＥＤチップに用いる対応する４６０ｎｍチップに比べより高い効率を備えるため、図３のＨＲＩ封止材料は比較的高い４６０ｎｍ光強度に耐えることである。
【００２６】
ＨＲＩナノ複合封止材料を基礎とする白色光ＬＥＤランプをＹＡＧ：Ｃｅ蛍光体に加え、広い角度（すなわち、すべての角度において）で比較的高い全体光電力が測定され、よって比較的高い発光効率（Luminous Efficacy）がある。この点は既に積分球面測定（integratingsphere measurement）により証明されており、比較的高い輝度を表示することができる（すなわち、キャンドルパワーレベルの輝度）。ＨＲＩ封止材料を基礎とするランプは従来の封止材料を基礎とするランプより、類似の白色光放射下において、少なくとも４０％高い光電力を呈する。
【００２７】
マグネシウムにより処理されたＴｉＯ２粒子の製造
一回の量が１０ｇｍのＴｉＯ２粒子を製造するため、四本の小さなガラス瓶を使用し、該各本はAlfa（９９％）の１０ｇｍのチタン酸ブトキシド（Titanium（IV）Butoxide,ＴＢＴ）とAldrichの３．５ｇｍの氷酢酸（Glacial Acetic Acid）を含む。該各本のガラス瓶は２～３分間回転され、均一な溶液となる。これらガラス瓶はParr Instrumentの高圧反応器（reactor）内に入れる。マグネシウム（magnesium）処理済みのサンプルに対して、マグネシウム塩は先に酢酸内で溶解され、次にＴＢＴを加える。６０ｍｌのブタノール（Butanol）は反応器内のガラス瓶外に置かれ、反応中の副産品とする。もしブタノールが反応器内のガラス瓶外に置かれなければ、ＴｉＯ２粒子が出て来る時は乾燥しており、硬質塊の粒度分布を備え、コーティング不能で、しかも光学非散乱色散（non-scattering dispersion）を達成する。しかし、もしより多くの反応物を使用するなら、外部のブタノールは不要である。例えば、１００ｇｍのＴＢＴと相対比例量のその他反応物等。反応器は閉鎖され、気体窒素により２分間洗浄され空気を除去される。続いて反応器初期圧力が２００～３００ｐｓｉの気体窒素を充填され、しかも２３０℃で２．５～５時間加熱される。しかし、もしより多くの反応物を使用するなら、初期圧力がより低い気体窒素を使用することができる。例えば、１００ｇｍのＴＢＴと相対比例量のその他反応物等。粒子が反応器を離れる時には、ヘキサン／ヘプタンにより洗浄し反応中に発生した副産品を除去する。粒子は遠心作用を経た後、２－ブタノン（2-Butanone）内に浮遊し、続いてコーティングの準備を行う。
【００２８】
「実施例Ａ」を製造するために、ここでは２ｗｔ％のマグネシウム（Ｍｇ）処理済みのＴｉＯ２を指し、反応物の量は１０ｇｍのＴＢＴで、Aldrich提供の９９．９９９％の４４０ｍｇ酢酸マグネシウム（MagnesiumAcetate）、及び３．５ｇｍ氷酢酸である。「実施例Ｂ」を製造するため、ここでは３ｗｔ％Ｍｇ処理済みのＴｉＯ２を指し、反応物の量は１０ｇｍのＴＢＴで、Aldrich提供の９９．９９９％の６６０ｍｇ酢酸マグネシウム（MagnesiumAcetate）、及び３．５ｇｍ氷酢酸である。Ｍｇ処理済みのＴｉＯ２粒子の最大粒径は２５ｎｍ以下で、こうして粒子は光学的に「目に見えない（非散乱）」であることを保証可能で、それらはＬＥＤ放射の光の波長に比べ非常に小さく、同時に封止材料は高粒子「ローディング係数（loading factor）」を備える。この他、個別処理のＴｉＯ２粒子は集合し、塊になったグループはかなり小さく（３０－３５ｎｍあるいはさらに小さい）、完成した封止材料は光学非散乱で、該封止材料を採用するＬＥＤランプは、光電力と実際効率強化された効果を達成することができる。
【００２９】
Ｍｇ処理済みのＴｉＯ２ナノ粒子、より大きなエネルギーバンドギャップ材料（酸化アルミニウムあるいは酸化シリコン）を備える外殻コーティング（すなわち、コアシェルのナノ粒子で、Ｍｇ処理済みのＴｉＯ２「コア」と酸化アルミニウムあるいは酸化シリコン「シェル」を備える）を製造するため、二段階の成長製造工程を採用する。上記反応物を含む高圧反応器は２３０℃で２．５～５時間加熱され、Ｍｇ処理済みのＴｉＯ２ナノ粒子を成長させ、次に室温まで冷却する。続いて反応器を開け、アルミニウムブトキシド（Aluminum Butoxide）あるいはシリコンブトキシド（SiliconButoxide）を加え、均一に撹拌／混合し、これにより該各小ガラス瓶内にはＴｉＯ２ナノ粒子を含む。該各小ガラス瓶内に加えるアルミニウムブトキシド（Aluminum Butoxide）あるいはシリコンブトキシド（SiliconButoxide）の量はおよそ該各瓶中ＴＢＴの量の２０～４０ｗｔ％である。反応器が閉鎖され、窒素により２分間洗浄され空気を除去され、続いて反応器に初期圧力が２００～３００ｐｓｉの気体窒素を充填され、しかも２３０℃で２．５～５時間加熱される。しかし、もしより多くの反応物を使用するなら、初期圧力がより低い気体窒素を使用することができる。例えば、１００ｇｍのＴＢＴと相対比例量のその他反応物等。Ｍｇ処理済みのＴｉＯ２コア－シェルのナノ粒子が反応器を離れる時、ヘキサン／ヘプタンにより洗浄し反応中に発生した副産品を除去する。粒子は遠心作用を経た後、２－ブタノン（2-Butanone）内において浮遊し、次にコーティングの準備を行い、より大きなエネルギーバンドギャップ材料の外殻コーティングは性能を改善する。
【００３０】
カプラー／分散剤により被処理ＴｉＯ２ナノ粒子をコーティング
相対極性のメタクリレート官能基（Methacrylatefunctional-group）によりコーティングを行う。
【００３１】
一般に被処理ＴｉＯ２粒子をコーティングする一回の作業中において、２個の小ガラス瓶のＴｉＯ２粒子は結合され、およそ８０ｍｌの２－ブタノン内に５ｇｍを有し、超音波振動を一時間行う。非プロトン性溶媒であるブタノン（Butanone）は本実施例において使用され、ここではアルコールと水の混合物のような水溶液を使用することができる。２５０μＬの水及び続いて１．７６ｍｌのカプラー／分散剤（メタクリロキシプロピルトリメトキシシラン（Methacryloxypropyltrimethoxysilane））を加えた後、７０～８０℃で２時間撹拌する。この後、ｐＨ３～４の１２５μｌの酢酸を加えると、溶液は透明になる。代わりに、水酸化アンモニウム（Ammonium Hydroxide）を加え基本のｐＨ値を得ることもできる。この溶液は室温下で、１２～２４時間撹拌される。溶剤は回転濃縮機（rotovap）を利用し、７０～８０℃において溶液から除去する。コーティングのＴｉＯ２粒子は続いてヘプタン洗浄により残留しているカプラー／分散剤を除去する。洗浄後の粒子は続いて２－ブタノン内に分散され、全体積は５０ｍｌとなる。
【００３２】
メタクリロキシプロピルトリメトキシシラン（Methacryloxypropyltrimethoxysilane）以外に、その他のカプラー／分散に適した被処理ＴｉＯ２粒子は光学上透明なエポキシあるいは反応性シリコーンがあり、これらカプラー／分散剤はプロピルトリメトキシシラン（PropylTrimethoxySilane）、ブチルトリメトキシシラン（ButylTrimethoxySilane）、オクチルトリメトキシシラン（OctylTrimethoxysilane）、ドデシルトリエトキシラン（DodecylTriethoxysilane）、フェニル終端（Phenyl-terminated）のアルコキシラン類、アリル終端（Allyl-terminated）のアルコキシラン類、ビニル終端（Vinyl-terminated）のアルコキシラン類、オクチレン終端のアルコキシラン類（Octenyl-terminated）、プロペン終端のアルコキシラン類（Glycidyl-terminated）及びヘクサメチルジシラザーネ（HexaMethylDiSilazane）等のアルキル終端（Alkyl-terminated）のアルコキシシラン（AlkoxySilane）類である。上記製造工程はＭｇ処理済みのコア－シェルのナノ粒子を用いることができ、Ｍｇ処理済みのＴｉＯ２「コア」と酸化アルミニウムあるいは酸化シリコン「シェル」を備える。
【００３３】
相対非極性のアルキル官能基（Alkyl functional-group）によりコーティングを行う。
【００３４】
一般の相対非極性のアルキル官能基コーティングＭｇ処理済みのコア－シェルのナノ粒子において、Ｍｇ処理済みのＴｉＯ２「コア」と酸化アルミニウムあるいは酸化シリコン「シェル」の一回の作業中には２個の小ガラス瓶のＴｉＯ２粒子は結合され、およそ８０ｍｌの２－ブタノン内に５ｇｍを有し、超音波振動を一時間行う。非プロトン性溶媒であるブタノンは本実施例において使用され、ここではアルコールと水の混合物のような水溶液を使用することができる。２５０μＬの水及び１．７６ｍｌのカプラー／分散剤（オクチルトリメトキシシラン（Octyltrimethoxysilane））を加えた後、７０～８０℃下で２時間撹拌する。この後、ｐＨ３～４の１２５μｌの酢酸を加え、溶液を不透明に維持する。代わりに、水酸化アンモニウム（Ammonium Hydroxide）を加え基本のｐＨ値を得ることもできる。この溶液は室温下で、１２～２４時間撹拌される。溶剤は回転濃縮機を利用し７０～８０℃において溶液から除去する。コーティングのＴｉＯ２粒子はメタノール洗浄により残留しているカプラー／分散剤を除去する。洗浄後の粒子は続いてトルエン（Toluene）内に分散され、全体積は５０ｍｌとなる。
【００３５】
高屈折率（ＨＲＩ）封止材料
実施例Ａ：４％Ｍｇ処理済みのコーティングＴｉＯ２によりＨＲＩエポキシ封止材料を生成する
１０ｍｌの２－ブタノン中において、４％Ｍｇ処理済みのメタクリレート官能基（Methacrylatefunctional-group）によりコーティングしたＴｉＯ２粒子（１．００ｇ）は０．５８ｇのエポキシ基（Loctite OS 4000 part A）とビーカー中において混合し、混合物は３時間逆流（reflux）される。冷却時に、溶液は５０℃の真空中において回転濃縮機上で体積が５ｍｌになるまで濃縮される。続いてAldrich Chemical Coの１ｍｌの４－メチル－２－ペンタノン（4-methyl-2-pentanone）は混合物中に加えられ、遠心管に移され、３０００ｒｐｍの回転速度で１５分間遠心処理する。遠心後、液体は回転濃縮機に入れ濃縮され、必要な濃度を備えるＨＲＩエポキシ封止材料を得る。
【００３６】
実施例Ｂ：４％Ｍｇ処理済みのコーティングＴｉＯ２によりＨＲＩエポキシ終端の反応性シリコーン封止材料を生成する
１０ｍｌのトルエン中において、４％Ｍｇ処理済みのオクチル官能基（Octylfunctional-group）によりコーティングされたＴｉＯ２粒子（１．００ｇ）は０．５８ｇのエポキシ基終端のシリコーンとビーカー中で混合される。該溶液は５０℃の真空中において必要な濃度を備えるＨＲＩエポキシ基終端のシリコーン封止材料を獲得するまで回転濃縮機上で濃縮される。
【００３７】
エポキシプロポキシプロピル終端（EpoxyPropoxyPropyl-Terminated）のジメチルシロキサン（DiMethylSiloxane）（あるいはエポキシプロポキシプロピル終端のジフェニルジメチルシロキサン（DiPhenylDiMethylSiloxane）あるいはエポキシプロポキシプロピル終端のポリフェニルメチルシロキサン（PolyPhenylMethylSiloxane））は光学応用においてシリコーンを基礎とする弾性体の組成成分の一つで、エポキシ基終端のシリコーンを基礎とするＨＲＩ封止材料の生産に用いる。同様に、エポキシプロポキシプロピル終端のシロキサン（Siloxane）はビニル終端のシロキサン（３０％以下の体積部分はビニル終端）と混合する。混合エポキシ基終端とビニル終端のシリコーンを母体とする時、シリコーンの連結力量あるいはシロキサン重複単元の数は重合程度（Degree of Polymerization,ＤＰ）により表示することができ、それはＤＰが７０より小さい。
【００３８】
実施例Ｃ：Ｍｇ処理済みのコーティングＴｉＯ２によりＨＲＩビニル終端の反応性シリコーン封止材料を生成する
１０ｍｌの１－ブタノール中において、４％Ｍｇ処理済みのアリル官能基（Allylfunctional-group）によりコーティングするＴｉＯ２粒子（１．００ｇ）は０．５ｇのビニル終端のシリコーンとビーカー中において混合する。該溶液は５０℃の真空中において回転濃縮機上で必要な濃度を備えるＨＲＩビニル終端のシリコーン封止材料を得るまで濃縮される。
【００３９】
ビニル終端（Vinyl-Terminated）のポリフェニルメチルシロキサン（PolyPhenylMethylSiloxane）（あるいはビニル終端のジフェニルジメチルシロキサン（DiPhenylDiMethylSiloxane）あるいはビニル終端のジメチルシロキサン（DiMethylSiloxane））は光学応用中ではシリコーンを基礎とする弾性体の組成成分の一つで、ビニル終端のシリコーンを基礎とするＨＲＩ封止材料製造に用いる。
【００４０】
単色と白色光のＬＥＤ（ＳＭＤ）ランプにおける分配
現行のＨＲＩ封止材料は各種広いランプ構造中に用いられる。２００４年５月４日発表の米国特許第６，７３４，４６５号は「固体照明に用いるナノ結晶を基礎とする蛍光体と光子構造（Nanocrystalline Based Phosphors And Photonic Structures For SolidState Lighting）」で、及びＰＣＴ特許申請案第ＰＣＴ／ＵＳ２００４／０２９２０１号では、その内容を参考として引用しており、その内から特別に適した光子構造を探すことができる。ペンタノン（pentanone）あるいはトルエン溶剤は濃縮後、４０％～６０％の体積に減少することを考慮し、およそ６～７マイクロリットル（micro-liter）の上記混合物は頂端放射（Top-Emitting）のＳＭＤ単色ランプ（ＳＭＤ monochrome lamp)に分配される。分配される体積と混合物のレオロジー（rheology）は一般には調整され硬化後ＨＲＩ－空気界面が必要とする特殊形状を得る。一般には、硬化は室温下で２４時間処理し、あるいは８０℃下では数時間に短縮することができる。注意を要する点は、しばしば硬化剤（すなわち、エポキシあるいはシリコーンのＢ部分（Part B））を加える必要がない状況があるため、ＴｉＯ２の表面コーティングも硬化剤とすることができる。
【００４１】
白色光ランプにおいては、約２０ｍｇ～５０ｍｇの商用ＹＡＧ：Ｃｅバルク蛍光体は約１ｇｍのＨＲＩ混合物（溶剤重量として計算しない）を加え、各１ｍｌのＨＲＩ（溶剤除去後）はおよそ３５ｍｇ～８５ｍｇのＹＡＧ：Ｃｅに対応する。蛍光体載入量（各１ｍｌのＨＲＩのＹＡＧ：Ｃｅのｍｇ数）は変化させ、必要な彩度座標（chromaticity-coordinate）を獲得し、及びＬＥＤチップと封止形状の細部に応じて決定する。同様に単色ランプ中においても体積縮減の問題にぶつかり、分配中では考慮しなければならない。
【００４２】
高電力ＬＥＤランプあるいは低電力ＳＭＤランプ中において、一部のリフレクターカップだけにＨＲＩ材料を加える方式は、半球状のＨＲＩ「滴（blob）」を利用し、ＬＥＤチップを覆う。残りのリフレクターカップ体積は従来の封止材料（ＲＩが１．５）により充填され、必要であれば、予め鋳造したレンズ（ＲＩが１．５）を加える。ＨＲＩ封止材料全体の体積は、１～２マイクロリットル（micro-liter）の間で、リフレクターカップすべてと高電力ランプを充填した場合と比べると、残りのランプ体積が必要な１０～２０マイクロリットル（microliter）のＨＲＩ体積より非常に少ない。ＨＲＩ「滴」方式はかなり少量のＨＲＩ混合物を必要とするだけで、およそ２～４マイクロリットル（micro-liter）の間において、リフレクターカップに充填する方式は、弾丸型（Bullet-shaped）５ｍｍのＬＥＤランプ上に使用することができる。分配するＨＲＩ体積は約２マイクロリットル（micro- liter）で、硬化後は約１マイクロリットル（micro-liter）（弾丸型５ｍｍレンズでは１００マイクロリットル（micro-liter）以上の体積が必要）である。
【００４３】
ポリマーを基礎とする光導波中への統合
現行ＨＲＩナノ複合材料は各種ポリマーを基礎とする光導波（polymer-basedphotonic waveguide）構造中に使用可能で、より高い屈折率の光拘束コアガイド領域（photon-confiningcore/guiding region）とすることができる。当業者が理解できるように、ポリマーを基礎とする光導波構造は既に光ファイバー通信あるいは光インターコネクトの平面光波導（Planar Lightwave Circuit,ＰＬＣ）に応用されている。これら応用中において、光波導内を伝送される光波長は７８０ｎｍ～１６００ｎｍ（可視光ＬＥＤの波長はもっと長い）の間で、コアガイド領域の強度レベルは１～数１００キロワット／ｃｍ２まで様々である。現行ＨＲＩナノ複合材料は高ＨＲＩを備える他に、増強した光熱安定性を備え、この応用に対しては長所である。
【００４４】
ポリマー波導はスピンコーティング（spin-coating）の技術を使用しポリマーを基礎とするクラッド層（cladding）、コアガイド層（標準のシリコン製造工程技術のＣＶＤと熱アニールではなく、それらは比較的高い熱エネルギーと製造コストが必要）を製造するため、低製造コストの優位を提供することができる。一般には、ポリマー波導が必要な処理温度は１５０℃以下で、その他材料を基礎とする波導を採用すれば３００℃を超える処理温度が必要である。
【００４５】
従来、屈折率１．４～１．５の間を備えるシリコーンポリマーあるいはその他ポリマーは、スピンコーティング、フォトリソグラフィックパターン形成（photolithographic patterning）、ある状況下ではエッチングを使用し、クラッド層（cladding layer）及びコアガイド領域を製造する。一般的には、ＲＩが１．４５のシリコーンポリマーはクラッド層に用いられ、比較的高いＲＩが１．５のシリコーンポリマーは波導のコアガイド領域に用いられる。クラッド層とコアガイド領域の厚みは一般には１～数１０ミクロンのオーダーで、コアガイド領域は一般には隆起（クラッド層によって囲まれる）し、その幅は５～数１０ミクロンのオーダーの間である。クラッド層とコアガイド領域の間の約２％のＲＩ差異は約２ｍｍの湾曲半径を備える波導を製造することができ、コアガイド領域の光局限損失（あるいは波導の漏光）を招くことはない。波導の包装密度（packing-density）を引き上げ、ウエハ上において各単位面積がさらに高い機能性を達成し、あるいは代わりにある特殊な機能の光学パーツコストを引き下げ、さらに湾曲半径を低下させる必要がある。これはクラッド層とコアガイド領域の間の比較的高いＲＩ差異によってのみ達成することができる。ＲＩ差異は２０％で、つまりＲＩが１．４５のクラッド層とＲＩが１．７４のコアガイド領域は約０．１ｍｍの波導湾曲半径を製造することができる。これにより大幅に該各パーツの機能性を引き上げ、あるいは該各パーツのコストを低下させることができる。
【００４６】
窒酸化シリコン（SiliconOxyNitride）、その他混合酸化物等の薄膜ＨＲＩ材料とＯＲＭＯＣＥＲを比較すると、本発明のシリコーンを基礎とするＨＲＩナノ複合材料の必要な処理温度は１５０℃（あるいは１００℃以下）以下で、その他材料を基礎とする波導は３００℃を超える処理温度が必要である（同時に、窒酸化シリコンと比較すると、より厚い薄膜と比較的高いＲＩ対比が必要である）。
【００４７】
シリコーンを基礎とするＨＲＩナノ複合材料混合はスピンコーティング（spin-coated）の方式によりクラッド層上に塗布される。クラッド層はシリコンウエハ上の二酸化シリコンを含み（成長あるいは堆積の方式を用い）、あるいはスピンコーティングはウエハ上の従来のＲＩが１．４～１．５のシリコーンポリマー層である。ＨＲＩナノ複合材料混合物の粘性は、溶剤の濃度を制御し調整することができ、ウエハ上に均一な約１０ミクロン厚の層を形成することができる。波導の光学設定に応じて決定し、ＨＲＩ混合物を薄くし、回転速度を増す組合せを通して層の厚みを１～１０ミクロンの間に制御することができる。より厚い層は多重スピンコーティングステップにより達成する。ＨＲＩナノ複合材料層はインプリントリソグラフィあるいはフォトリソグラフィ（photolithography）／フォトパターニング（photopatterning）を利用しパターンを形成し、約１０ミクロン幅の隆起物を形成する。ＨＲＩナノ複合材料隆起物は続いて約１０ミクロンあるいはさらに厚いＲＩが１．４～１．５の従来のシリコーンポリマー層をコーティングされ、上クラッド層を形成する。
【００４８】
これらの例において示したカプラー／分散剤及びシリコーンポリマーは既に市販されており、Gelest社（ペンシルバニア州モリスヴィル（Morrisville）市）等を通して購入することができる。
【００４９】
本発明は好ましい実施例に関して記述された。当業者が既知のように、上記説明の特定細部、数量及び製造工程ステップ等は本発明の精神と範疇を離脱しないとの条件において各種修正と変化を加えることができる。

Optically Reliable Nanoparticle Based Nanocomposite HRI Encapsulant and Photonic

Waveguiding Material

REFERENCE TO RELATED APPLICATIONS This application claims priority of U.S. Provisional application S.N. 60/628239 filed

November 16, 2004

BACKGROUND AND SUMMARY OF THE INVENTION

This invention relates generally to solid state lighting applications and specifically to an optically reliable high refractive index (HRI) encapsulant for use with Light Emitting Diodes (LED's) and lighting devices based thereon. This invention also relates to optically reliable HRI lightguiding core material for polymer-based photonic waveguides for use in photonic-communication and optical-interconnect applications.

Because of their energy efficiency, LED's have recently been proposed for lighting applications, particularly for specialty lighting applications, where energy inefficient incandescent and halogen lights are the norm. To date, three main approaches have been taken to provide so called "white" light from LED's. The first approach uses clusters of red, green and blue (RGB) LED's, with color mixing secondary-optics, to produce white light.

This approach does provide good quality white light with a "color rendering index" (CRI) of ~ 85 and is energy efficient, however, the need to drive three separate sets of LED's requires complex and more expensive driver circuitry. The complexity arises due to considerably different extent of degradation in efficiency with increasing temperature, for each of the red, green and blue LEDs and to different degradation lifetimes between the red, green and blue LEDs. Furthermore, high-brightness ( 5 mW to 1000 mW LED lamp) blue and green LED's have only recently been developed and are expensive when compared to red LED's.

A second approach to the generation of white light by LED's is the use of a high- brightness blue LED ( 450nm to 470nm) to energize a yellow phosphor, such as Yttrium aluminum garnet doped with cerium (YAlG: Ce called "YAG"). While this approach is energy efficient, low cost and manufacturable, it provides a lower quality white light with color temperature (CT) of ~ 7000 K and CRI of- 70 to 75, which is not acceptable for many high quality applications. The use of a thicker phosphor layer to absorb and down-convert more of the blue emission, can lower the color temperature and thereby improve the quality of white light. However, this results in a lower energy efficiency. Alternately, using a single or multiple phosphors with red emission in addition to yellowish-green (or greenish-yellow) emission can increase the color rendering index and thereby improve the quality of white light yielding a CT of ~ 4000K and CRI of- 80 to 85 but with lower energy efficiency. However, optical efficiency of the phosphor containing package is only about 50% to 60%, resulting in decreased light extraction in each of the above cases.

A third approach to the generation of white light by LED's is the use of a high- brightness UV/violet LED (emitting 370-430nm radiation) to energize RGB phosphors. This approach provides high quality white light with CRI of- 90 or higher, is low cost and is reliable to the extent that the encapsulant in the package, containing/surrounding the phosphor and LED chip/die does not degrade in the presence of UV/violet emission . This is due to shorter degradation lifetimes and a larger decrease in efficiency with increasing ambient temperature, for red LED chips compared to UV/violet or blue LED chips, which leads to greater color-maintenance problems and requires more complex driver circuitry. However, at present this approach has very poor efficiency because of the poor light conversion efficiency of the UV/violet excitable RGB phosphors currently in use. In addition,

the optical efficiency of the phosphor containing package is only about 50% to 60%, resulting in a further decrease in light extraction.

The present invention is applicable to various modalities of LED/ phosphor operation including: a blue LED with a yellowish (or RG) phosphor; RGB phosphors with a UV LED and deep UV LED with 'white" fluorescent tube type phosphors and "white" lamps formed fromclusters of red green and blue LED's. The invention is also applicable to use with various sizes of phosphors: "bulk" micron sized phosphors, nanocrystalline phosphors ("nanophosphors"- less than 100 nm in average diameter and more preferably less than 40 nm)

Originally, LED's were operated in air, US Patent No. 3,877,052 (Dixon et.al,) issued in 1975 teaches the use of an optically transparent encapsulant surrounding the LED with a refractive index (RI) greater than that of air, to enhance the LED lamp light output emitted into the ambient. Since then, Epoxy-based encapsulants with RI- 1.5 have been the industry norm. LED lamps with RI ~ 1.5 encapsulant, exhibit light output that is typically 1.7X to 2.3X (lamping factor) times the light output from unencapsulated lamps, depending on details of the LED chip and lamp package.

The RI ~ 1.5 encapsulants have typically comprised of various chemistries, aromatic epoxy-anhydride cured, cycloaliphatic epoxy-anhydride cured or their combination, and epoxy-amine cured. Recent developments have also involved silicone-cycloaliphatic epoxy hybrid encapsulants and reactive-silicone based elastomer or gel encapsulants with RI ~ 1.5, that offer advantages from the standpoint of enhanced resistance to both thermally induced and optically induced discoloration at Blue/Violet/UV emission wavelengths.

Attempts to develop encapsulants with RI value greater than 1.6 based on ORMOCER (Organically Modified Ceramic) containing alloys of high refractive index oxides (such as for example, titanium oxide / bismuth oxide and silicon oxide) interspersed with polymer functional groups attached to the silicon containing molecule, have resulted in thin-films with RI ~ 2.0. But the attainment of thicknesses (on the order of lmm or larger) has proven to be problematic due to stress-related cracking that limits the film thickness to less than 100 microns. Also the high value of the optical absorption coefficient at green and blue wavelengths, limits the film thickness on the order of several tens of microns from the standpoint of attaining optical transparency.

Nanocomposite Ceramers based on high refractive index nanoparticles dispersed in organic matrices are described in US Patent No. 6,432,526, but exhibited compromised optical transparency despite attainment of RI values greater than 1.65 or 1.7. The present work has been able to attain higher optical transparency in Epoxy and Reactive-Silicone based nanocomposite Ceramers, using a combination of a modified nanoparticle synthesis process and a modified nanoparticle functional-coating process.

We have found that the photodegradation characteristics at intensity levels encountered in proximity of green-emitting or blue-emitting LED chip, are not sufficient to meet the reliability requirement of greater than 65% lumen maintenance under 1000 hours of room temperature operation. Thus, we have developed compositionally modified nanoparticles (using Group II elements added during nanoparticle synthesis process or functional-group coating process) to enhance the photodegradation resistance of the nanocomposite Ceramers. Additionally, we have also developed compositionally modified

nanoparticles (using Group II elements added during nanoparticle synthesis process or

functional-group coating process) that have an outer shell-coating of a larger energy bandgap

material (such as Aluminum Oxide or Silicon Oxide), between the nanoparticle and the

coupling/dispersing agent coating, which specifically enables a Silicone matrix based

nanocomposite Ceramer. An optically transparent Silicone matrix based nanocomposite

Ceramer is achieved if the nanoparticles are compositionally modified nanoparticles and the nanoparticles have an outer shell-coating of a larger energy bandgap material ( Silicon

Oxide), between the nanoparticle and the coupling/dispersing agent coating.

We have discovered that the loss of LED lamp lumen output due to thermal

degradation of the nanocomposite Ceramer at IOOC or higher temperatures (required for 1000

hours storage reliability test) is considerably reduced. Thus the present compositionally

modified nanocomposite Ceramer exhibits enhanced photothermal degradation resistance.

Further, the Silicone matrix based modified nanocomposite Ceramer exhibits enhanced

photothermal degradation resistance, compared to the Epoxy matrix based modified

nanocomposite Ceramer.

BRIEF DESCRIPTION OF THE DRAWINGS

For a better understanding of the invention, reference is made to the following

drawings which are to be taken in conjunction with the detailed description to follow in

which:

Figure 1 compares the lumen-maintenance characteristics of Epoxy matrix based

nanocomposite HRI encapsulants based on the present compositionally modified

nanoparticles and conventional nanoparticles. The nanocomposite HRI with compositionally modified nanoparticles exhibits > 300X higher duration for 90% Lumen-Maintenance.

Figure 2 shows the lumen-maintenance characteristics of the present Epoxy matrix based HRI nanocomposite encapsulant in a low-power LED lamp emitting at 525nm and present Epoxy matrix based HRI nanocomposite encapsulant in a 460nm chip-based low- power White-LED lamp.

Figure 3 shows the lumen-maintenance characteristics of the present Silicone matrix based HRI nanocomposite encapsulant in a 460nm high-efficiency chip-based low-power Blue-LED lamp.

DESCRIPTION OF THE PREFERRED EMBODIMENTS

The present invention is directed to the manufacture and use of treated nanoparticles coated with an organic functional group that are dispersed in an Epoxy resin or Silicone polymer, exhibiting RI ~ 1.7 or greater with a low value of optical absorption coefficient α < 0.5 cm-1 at 525 nm. The HRI encapsulant can achieve a layer thickness on the order of several mm without exhibiting cracking when annealed at a temperature between 8OC to IOOC for several hours during curing and over 1000 hours at IOOC during high-temperature storage reliability tests. This is in contrast to the optical nanoconiposites reported in literature, that have (post-cure) crack-free layer thicknesses on the order of 0.01 mm with α > 1 cm-1, and hence cannot be integrated in LED lamps, where the LED chip thickness is at least 0.1mm.

The present invention is also directed to the manufacture and use of compositionally modified TiO2 nanoparticles which impart a greater photodegradation resistance ( > 300X ) at

525nm and 460nm to the HRI encapsulant, as compared to the conventional TiO2 nanoparticles used in HRI encapsulants. Compositionally modified TiO2 nanoparticles that have Group II atoms/ions present either inside the nanoparticle (bulk-doping) or on surface of the nanoparticle (surface-doping or surface-coating) As it is not known whether the "doping" lies on the surface or throughout the nanoparticles the particles herein will be referred to as "treated" .The Group II atoms on the surface may be present in the form of compounds such as oxide or hydroxide (for example MgO islands at the concentrations of Mg discussed below). Additionally, the compositionally modified nanoparticles (using Group II elements added during nanoparticle synthesis process or functional-group coating process) have an outer shell-coating of a larger energy bandgap material (such as Aluminum Oxide or Silicon Oxide), between the nanoparticle and the coupling/dispersing agent coating, which specifically enables a Silicone matrix based HRI nanocomposite. As used herein Silicon Oxide refers generally to SiOx; i.e SiO or SiO2 as it is difficult to determine which oxide is present in the nano size range.

Nanoparticles of other materials (Oxides, Nitrides and perhaps Sulfides) with high RI and Energy Bandgap larger than that corresponding to LED emission wavelength, may be useable as well but, nanoparticles of Sulfides, Selenides and Tellurides ie. Chalcogenides are notorious for being susceptible to photochemical degradation ( and may require an outer shell-coating of a larger energy bandgap material such as Aluminum Oxide or Silicon Oxide, between the nanoparticle and the coupling/dispersing agent coating)

Figure 1 compares the lumen-maintenance characteristics of Epoxy matrix based nanocomposite HRI encapsulants based on NLCs compositionally modified TiO2 nanoparticles and NLCs conventional TiO2 nanoparticles and the 90% lumen-maintenance

values are 1000 Hours and < 3 Hours, respectively, in a 525nm emitting low-power LED lamp. The greater photodegradation resistance is believed to be due to a combination of decreased optical absorption at 525nm as observed in the UV- Visible reflectance spectra from the two TiO2 nanoparticle samples and a decrease in the recombination lifetime of photogenerated electron-hole pairs. A combination of the two effects suppresses the photogenerated carrier concentration available for inducing reactions on the surface of the nanoparticles that are known to result in the optical darkening of nanocomposites.

The lumen-maintenance characteristics of HRI based on compositionally modified TiO2 nanoparticle with Group II containing compound incorporated in the reactants during growth of the nanoparticle, or with Group II containing compound incorporated in the reactants during coating of the nanoparticle with the organic functional-group, is very similar for the same value of Group II to TiO2 molar ratio.

Incorporating the Group II containing compound in the reactants during the growth of the nanoparticles, enables a more reproducible and higher transparency HRI with increasing Group II concentration, compared to Group II containing compounds incorporated in the reactants during coating of the nanoparticle with the organic functional-group This is believed to be due to the other chemical species from the Group II containing compound disrupting the functional-coating process of the nanoparticles, by changing the pH of the solution at higher Group II containing compound concentrations.

Figure 2 shows the lumen-maintenance characteristics of NLCs present Epoxy matrix based HRI encapsulant based low-power LED lamp emitting at 525nm and present Epoxy matrix based HRI encapsulant based low-power White-LED lamp with a 460nm chip. The

present Epoxy matrix based HRI encapsulant 525nm emitting low-power LED lamps exhibit 90% lumen-maintenance over 1000 Hours. This is in contrast to the 20 Hours for 90% lumen- maintenance under similar conditions for 460nm based low-power White-LED lamps, due to at present, higher optical absorption by the TiO2 nanoparticle at 460nm compared to 525nm. The chemical reactivity of the Epoxy matrix, likely results in the formation of optically absorbing chromophores due to photocatalysis induced by the nanoparticles.

It should be noted, that the lumen-maintenance at 460nm for the compositionally modified TiO2 nanoparticle based, Epoxy matrix based HRI, is still better than that of the conventional TiO2 nanoparticles based, Epoxy matrix based HRI at 525nm (20 Hrs. vs < 3 Hrs. for 90% lumen-maintenance). Conventional TiO2 nanoparticle based, Epoxy matrix based HRI would exhibit 90% lumen-maintenance for less than 5 minutes at 460nm. HRI based 525nm Top LED SMD lamps exhibit ~ 25% enhancement in LEE and thus WPE and Optical Power output.

Figure 3 shows the lumen-maintenance characteristics of NLCs present Silicone matrix based HRI encapsulant based low-power Blue-LED lamp with a 460nm high- efficiency chip. The present Silicone matrix based HRI encapsulant 460nm emitting low- power LED lamps exhibit greater than 95% lumen-maintenance over 1000 Hours .The figure shows data for the initial 150 Hours. This is in contrast to less than 1 Hour for 90% lumen- maintenance under similar conditions for NLCs present Epoxy matrix based HRI encapsulant based low-power Blue-LED lamp with a 460nm high-efficiency chip. The chemical inertness of the Silicone matrix, compared to the Epoxy matrix, likely prevents the formation of optically absorbing chromophores in the nanocomposite. As stated earlier,

conventional TiO2 nanoparticle based, Epoxy matrix based HRI would exhibit 90% lumen- maintenance for less than 5 minutes at 460nm.

The present Silicone matrix based HRI encapsulant 525nm emitting low-power LED lamps also exhibit greater than 95% lumen-maintenance over 1000 Hours.

It should be noted that conventional TiO2 nanoparticles do not yield an optically transparent Silicone matrix based nanocomposite, despite an outer shell-coating of a larger energy bandgap material (such as Aluminum Oxide or Silicon Oxide), between the nanoparticle and the coupling/dispersing agent coating. An optically transparent Silicone matrix based nanocomposite HRI encapsulant is achieved if: the nanoparticles are compositionally modified nanoparticles AND the nanoparticles have an outer shell-coating of a larger energy bandgap material ( Silicon Oxide), between the nanoparticle and the coupling/dispersing agent coating.

It should also be noted that the 460nm chip used in the Blue-LED lamp in Fig.3 has a higher efficiency than the corresponding 460nm chip used for the White-LED lamp in Fig.2. Thus, the HRI encapsulant in Fig.3 was subjected to higher 460nm light intensity.

HRI based White-LED lamps with YAG: Ce Phosphor exhibit higher brightness (ie. Candella output) when measured over a wide range of angles (ie higher total Optical Power when integrated over all solid-angles and hence higher Luminous Efficacy, as confirmed by an integrating sphere measurement). The HRI based lamps exhibit at least 40% higher Optical Power compared to the Conventional encapsulant based lamps, for similar color of White-light emission.

Manufacture QfTiO2 particles treated with Magnesium

In order to produce a typical batch of 10 gm OfTiO2 Particles, we take four glass vials each containing lOgm of TBT (Titanium (IV) Butoxide) from Alfa (99%) and 3.5 gm of Glacial Acetic Acid from Aldrich. Each vial is vortexed for 2-3 minutes to provide a homogeneous solution. These vials are placed in a high-pressure reactor from Parr Instrument. For magnesium treated samples, magnesium salt is dissolved in the acetic acid first and then the TBT is added to it. 60 ml of Butanol is placed outside the vials in the reactor, which is one of the byproduct in the reaction. If the Butanol is not placed outside the vials in the reactor, the TiO2 particles come out dry, possibly with hard-agglomerate size distribution such that it is not possible to coat them and obtain an optically non-scattering dispersion. However, external Butanol may not be necessary when a larger quantity of the initial reactants is used. Such as for example, lOOgm of TBT and correspondingly scaled quantities of other reactants).The reactor is closed and purged with nitrogen for 2 minutes to remove the air. The reactor is then filled with an initial pressure of 200 to 300-psi nitrogen and is heated to 23O0C for 2.5 to 5 hrs. However, a lower initial pressure of nitrogen may be used when a larger quantity of the initial reactants is used. Such as for example, lOOgm of TBT and correspondingly scaled quantities of other reactants. The particles, when they come out of the reactor are washed with Hexane/Heptane to remove byproducts formed during the reaction. After centrifugation the particles are suspended in 2-Butanone are then ready for coating.

In order to produce "Example A" herein which is 2 wt % Mg treated TiO2- the quantities of reactants are lOgm TBT, 440 mg Magnesium Acetate (99.999% Aldrich), and 3.5 gm Glacial Acetic Acid. In order to produce "Example B" herein which is 3% Mg

Treated TiO2 - the quantities of reactants are lOgm TBT, 660 mg Magnesium Acetate (99.999% Aldrich) and 3.5 gm Glacial Acetic Acid. The Mg treated TiO2 particles produced herein are less than 25 nm in their largest dimension, which ensures that the particles will be optically "invisible" (non scattering) since they are considerably smaller than the wavelengths of light emitted by the LED which also permits a high "loading factor" of particles in the encapsulant. Furthermore, even if the individual treated TiO2 particles agglomerate, such agglomerated groups are quite small (30-35nm or smaller) as the finished encapsulant is optically non scattering to the extent that is required to obtain an enhancement of the optical power and wall plug efficiency of an LED lamp incorporating the encapsulant.

In order to produce Mg treated TiO2 nanoparticles with an outer shell-coating of a larger energy bandgap material such as Aluminum Oxide or Silicon Oxide (ie. a Core-Shell nanoparticle with a Mg treated TiO2 "Core" and an Aluminum Oxide or Silicon Oxide "Shell"), a two-stage growth process is utilized - The high-pressure reactor containing the above described reactants is heated to 23O0C for 2.5 to 5 hrs to enable the Mg treated TiO2 nanoparticle growth, and then cooled down to room temperature. The reactor is opened and Aluminum Butoxide or Silicon Butoxide is added and uniformly stirred/mixed into each vial containing the TiO2 nanoparticles. The quantity of Aluminum Butoxide or Silicon Butoxide added into each vial was approximately between 20 to 40 wt% of the initial quantity of TBT in each vial at start. The reactor is closed and purged with nitrogen for 2 minutes to remove the air. The reactor is then refilled with an initial pressure of 200 to 300-psi nitrogen and is reheated to 23O0C for 2.5 to 5 hrs (However, a lower initial pressure of nitrogen may be used when a larger quantity of the initial reactants is used. Such as for example, lOOgm of TBT and correspondingly scaled quantities of other reactants). The Mg treated Core-Shell nanoparticles, when they come out of the reactor are washed with Hexane/Heptane to remove

byproducts formed during the reaction. After centrifugation the particles are suspended m 2- Butanone, and are then ready for coating. The outer shell-coating of a larger energy bandgap material provides improved performance.

Coating of treated TiO2 with Coupling/Dispersing ARent

Coating with a relatively polar Methacrylate functional-group

In a typical batch for coating of treated T1O2 particles, TiO2 particles from two vials are combined, which is about 5 gms in 80 ml 2-Butanone and are sonicated for one hour.

Butanone which is an aprotoic solvent, is used in this example, an aqueous solvent such as an alcohol- water mixture may be used) . Add 25OuL water and thereafter 1.76 ml of coupling/dispersing agent (Methacryloxypropyltrimethoxysilane) and stir it for 2 hours at 70- 80° C. 125ul of Acetic Acid pH 3-4 was added and the solution becomes transparent thereafter. Alternatively, a basic pH attained using addition of Ammonium Hydroxide for example, may be used . This solution is stirred for 12-24 hrs at room temperatureThe solvent is removed from the solution using a rotovap at 70-80° C. Coated TiO2 particles are then washed with heptane to remove free coupling/dispersing agent. Washed particles are dispersed in 2-butanone and the total volume is 50 ml. In addition to Methacryloxypropyltrimethoxysilane other suitable agents for coupling/dispersing the treated TiO2 to an optically clear epoxy or optically clear reactive- silicone may be used, such coupling/dispersing agents include; Alkyl-terminated AlkoxySilanes (such as for example, PropylTrimethoxySilane, ButylTrimethoxySilane, OctylTrimethoxysilane, DodecylTriethoxysilane) , Phenyl-terminated AlkoxySilane, AUyI- terminated AlkoxySilane, Vinyl-terminated AlkoxySilane, Octenyl-terminated AlkoxySilane,

Glycidyl-terminated AlkoxySilane and HexaMethylDiSilazane. The above described process is also used for the Mg treated Core-Shell nanoparticles with a Mg treated TiO2 "Core" and an Aluminum Oxide or Silicon Oxide "Shell".

Coating with a relatively non-polar Alkyl functional-group

In a typical batch for non-polar Alkyl functional-group coating of Mg treated Core- Shell nanoparticles with a Mg treated TiO2 "Core" and an Aluminum Oxide or Silicon Oxide "Shell", TiO2 particles from two vials are combined, which is about 5 gms in 80 ml 2- Butanone and are sonicated for one hour. Butanone which is an aprotoic solvent, is used in this example, an aqueous solvent such as an alcohol-water mixture may be used. Add 25OuL water and thereafter 1.76 ml of coupling/dispersing agent (Octyltrimethoxysilane) and stir it for 2 hours at 70-80° C. 125ul of Acetic Acid pH 3-4 was added and the solution remains opaque. Alternatively, a basic pH attained using addition of Ammonium Hydroxide for example, may be used . This solution is stirred for 12-24 hrs at room temperature. The solvent is removed from the solution using a rotovap at 70-80° C. Coated TiO2 particles are then washed with methanol to remove free coupling/dispersing agent. Washed particles are dispersed in Toluene and the total volume is 50 ml.

High Refractive Index Encapsulants

Example A: HRJ Epoxy Encapsulant From 4% Mg Treated Coated TiO?

The 4 %Mg treated Methacrylate functional-group coated TiO2 (1.0Og) in (10ml) 2- butanone was mixed with epoxy (Loctite OS 4000 part A) (0.58 g) in a round bottom flask and the mixture was refluxed for 3 hours. Upon cooling, the solution was concentrated on a

rotary evaporator under vacuum at 5O0C until the volume was reduced to (5ml).Thereafter 4- methyl-2-pentanone (ImI) (Aldrich Chemical Co ) was added to the mixture and transferred to a centrifuge tube and centrifuged at 3000 rpm for 15 minutes. After centrifugation, the liquid was decanted and concentrated on a rotary evaporator to obtain the desired consistency ofHRI epoxy encapsulant.

Example B: HRI Epoxy-Terminated Reactive-Silicone Encapsulant From 4% Mg Treated Coated TiO?

The 4 %Mg treated Octyl functional-group coated TiO2 (1.0Og) in (1 OmI) Toluene was mixed with Epoxy-Terminated Silicone (0.5 g) in a round bottom flask . The solution was concentrated on a rotary evaporator under vacuum at 5O0C until the volume was reduced to obtain the desired consistency of HRI Epoxy-Terminated Silicone encapsulant.

EpoxyPropoxyPropyl-Terminated DiMethylSiloxane (or EpoxyPropoxyPropyl- Terminated DiPhenylDiMethylSiloxane or EpoxyPropoxyPropyl-Terminated

PolyPhenylMethylSiloxane), which is a one of the constituents of Silicone-based elastomers for optical applications, is used to obtain a Epoxy-Terminated Silicone-based HRI encapsulant. Similarly, EpoxyPropoxyPropyl-Terminated Siloxane may be mixed with Vinyl- Terminated Siloxane ( less than 30% volume fraction of Vinyl-Terminated ). When mixing the Epoxy-Terminated and Vinyl-Terminated Silicones as the matrix, the Silicone chain- length or the number of Siloxane repeat-units that is described by Degree of Polymerization (DP), may have to be less than DP-70.

Example C: HRI Vinyl-Terminated Reactive-Silicone Encapsulant From Mg Treated Coated TiO?

The 4 %Mg treated Allyl functional-group coated TiO2 (1.0Og) in (10ml) 1-butanol was mixed with Vinyl-Terminated Silicone (0.5 g) in a round bottom flask and the solution was concentrated on a rotary evaporator under vacuum at 5O0C until the volume was reduced to obtain the desired consistency of HRI Vinyl-Terminated Silicone encapsulant.

Vinyl-Terminated PolyPhenylMethylSiloxane (or Vinyl-Terminated DiPhenylDiMethylSiloxane or Vinyl-Terminated DiMethylSiloxane) which is a primary constituent of Silicone-based elastomers for optical applications, is used to obtain a Vinyl- Terminated Silicone-based HRI encapsulant. .

Dispensing In Monochrome & White-Light Top LED SMD Lamps

The present HRI encapsulant may be used with a wide variety of lamp structures, particularly suitable photonic structures are found in U.S. Patent No. 6,734,465 entitled "Nanocrystalline Based Phosphors And Photonic Structures For Solid State Lighting" issued May, 4 2004 and in PCT Application No. PCT/US2004/029201 the disclosures of which are hereby incorporated by reference. Taking into account ~ 40% to 60% volume shrinkage, due to evaporation of the pentanone or toluene solvent, between 6 to 7 micro-liters of the above mix is dispensed in the Top-Emitting SMD monochrome lamps. The dispensed volume and rheology of the mix is typically adjusted to achieve a particular shape of the HRI - Air interface after curing. Typically the curing is done at room temperature for ~ 24 Hrs or can be accelerated at 8O0C for few hours. Please note that very often, no hardener (i.e. Part B of the

Epoxy or Silicone) is added as a curing agent since the surface-coating on the TiO2 may serve as a curing agent.

For the White-Light lamps, ~ 20mg to 50mg of commercial YAG:Ce bulk-phosphor is added per ~ lgm of HRI mix (without including solvent weight). This is estimated to approximately correspond to 35mg to 85mg of YAG:Ce per 1 ml of HRI volume (after the solvent is removed/ The phosphor loading (mg YAG:Ce per 1 ml of HRI volume) may be varied to obtain the desired cliromaticity-coordinates and depends on the details of the LED chip and package geometry. Similar volume shrinkage as encountered in the monochrome lamps, is accounted for during dispensing.

Dispensing in High-Power LED lamps or even the Low-Power SMD lamps uses the strategy of only partially filling the reflector cup with the HRI, by implementing a semi- hemispherical shaped HRI "blob" encapsulating the LED chip. Remainder of the reflector cup volume is filled with a conventional encapsulant (with RI - 1.5), and if necessary a pre- molded lens with RI ~1.5 may be attached. The total HRI encapsulant volume is on the order of ~ 1 to 2 micro-liters, which is considerably lower than the ~ 10 to 20 microliter HRI volume required to fill the entire reflector cup and the remaining lamp volume of a High- Power lamp. This HRI "blob" strategy requires a relatively smaller volume of the HRI mix on the order of 2 to 4 micro-liters. . Similar strategy of filling only the reflector cup is used for the Bullet-shaped 5 mm LED lamps. However, the dispensed volume is ~ 2 micro-liters with the HRI volume after curing ~ 1 micro-liter (compared to greater than 100 micro-liter volume for the Bullet-shaped 5 mm lens).

Integration in polymer-based photonic waveguides

The present HRI nanocomposite may be used in a variety of polymer-based photonic waveguide structures as the higher refractive-index photon-confining core/guiding region. Polymer-based photonic waveguide structures for Planar Lightwave Circuits (PLCs) applications in photonic-communication or optical interconnect are known in the art. The wavelength of photons transmitted in the waveguides for these applications ranges between 780nm to l?OOnm ( longer than the visible LED wavelengths) , and the intensity levels in the core/guiding region could range in the 1 to several- 100 kiloWatt /cm2. Thus, the enhanced photothermal stability of the present HRI nanocomposite (in addition to its high RI) is expected to be of an advantage in this application.

Polymer waveguides offer the advantage of lower fabrication costs due to use of spin- coating techniques for implementation of the polymer based cladding and core/guiding layers in the waveguides (rather than standard Silicon-processing techniques such as CVD and thermal-annealing, that require higher thermal-budgets and fabrication-cost). Typically, polymer waveguides require processing temperatures less than 150 degrees C, whilst other materials based waveguides require processing temperatures in excess of 300 degrees C.

Conventionally, Silicone polymers or other polymers with refractive indices in the range of 1.4 to 1.5 are used for fabricating the cladding and core/guiding regions via spin- coating, photolithographic patterning, and etching in some cases. Typically, a RJ~1.45 Silicone polymer is used for the cladding layers and a higher RI ~ 1.5 Silicone polymer is used for the core/guiding region of the waveguide. The thicknesses of the cladding and core/guiding regions are typically on the order of 1 to few 10s of microns and the core/guiding region typically is a ridge (surrounded by cladding) with a width on the order of 5 to few 10s of microns. RI difference of about 2% between the cladding and core/guiding enables fabrication of waveguides with a bend-radius of ~ 2mm, without loss of light

confinement in the core/guiding (or light leakage from the waveguide). Increasing the packing-density of the waveguides (for higher functionality per unit area on wafer, or alternately reduced cost of optical component for a particular functionality) requires a further reduction in bend-radius which can only be enabled by a higher difference in RI between the cladding and core/guiding regions. RI difference of 20%, between RI ~1.45 cladding and RI~1.74 core/guiding enables a waveguide bend-radius of ~0.1 mm ― Thereby significantly improving either the functionality per component or the cost per component.

Compared to thin-film HRI materials such as SiliconOxyNitride, other mixed-Oxides and ORMOCER - The present Silicone-based HRI nanocomposite require processing temperatures less than 150 degress C (or even less than 100 degrees C), compared to processing temperatures in excess of 300C for the alternatives (and also thicker films with higher RI contrast compared to SiliconOxyNitride).

The Silicone-based HRI nanocomposite mix is spin-coated on a cladding layer comprised of either Silicon dioxide (grown or deposited) on a Silicon wafer, or a RI ~ 1.4 to 1.5 conventional Silicone polymer layer spin-coated on the wafer. The viscosity of the HRI nanocomposite mix is adjusted via controlling the solvent concentration, to obtain a uniform ~10 micron thick layer on the wafer. Depending on the optical design for the waveguide, layers in the 1 to 10 micron thickness could be obtained by a combination of thinning the HRI mix and increasing the spin-speed. Thicker layers could be obtained by multiple spin- coating steps. The HRI nanocomposite layer could be patterned to obtain a ~ 10 micron wide ridge, using imprint lithography or photolithography / photopatterning. The HRI nanocomposite ridge is then covered with a ~ 10 micron or thicker RI ~ 1.4 to 1.5 conventional Silicone polymer layer, to form the upper cladding layer.

The coupling / dispersing agents and the Silicone polymers used in these examples are readily commercially available, and may be purchased by way of example, from Gelest Inc. (Morrisville, PA).

The invention has been described with respect to preferred embodiments. However, as those skilled in the art will recognize, modifications and variations in the specific details, quantities and process steps which have been described and illustrated may be resorted to without departing from the spirit and scope of the invention.

「特表2008-520810およびWO2006060141より引用」

金属酸化物半導体膜、構造および方法

【発明の詳細な説明】
【関連出願の相互参照】
【０００１】
本特許出願は、本出願人による、２００５年３月３０日に出願された、発明の名称が「金属酸化物半導体膜および方法（“Ｍｅｔａｌ ＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｌｍｓ ａｎｄＭｅｔｈｏｄｓ”）」（代理人整理番号ＭＯＸＴ－００４－ＰＲ）である、米国仮特許出願第６０／６６６，４５３号明細書の優先権の利益を主張するものであり、その全内容を本明細書内で記載のように、参照により本明細書に援用する。
【技術分野】
【０００２】
発明の分野
本発明は、酸化亜鉛系合金の半導体材料、特に、所望のエネルギーバンドギャップの値の範囲で製造できるような材料に関する。かかる半導体材料は、半導体層、半導体構造および半導体デバイスを製造するために、および、半導体デバイスの機能と性能を向上させるために用いることができる。
【背景技術】
【０００３】
発明の背景
酸化亜鉛（ＺｎＯ）の光学特性は、半導体デバイスにおける潜在用途、特に、発光ダイオード（ＬＥＤ）やレーザダイオード（ＬＤ）のようなフォトニック発光素子、およびフォトダイオードのようなフォトニック検出器について研究されてきた。ＺｎＯのエネルギーバンドギャップは、室温で約３．３電子ボルト（ｅＶ）であり、このエネルギーの放出光子に対する、約３７６ナノメートル（ｎｍ）の波長に対応するものである。発光は、ＺｎＯのＬＥＤで実証され、ｐ型材料およびｎ型材料を用いてダイオードが形成されてきた。ＺｎＯは、また、ＵＶ光検出器および電界効果トランジスタ（ＦＥＴ）を製造することにも用いられてきた。
【０００４】
ＺｎＯには、いくつかの重要な特性があり、これによって、オプトエレクトロニクスデバイスおよびその用途にとって有望な半導体材料となっている。ＺｎＯの励起子結合エネルギーは、ＧａＮの２６ｍｅＶやＺｎＳｅの２０ｍｅＶに比べて大きく、６０ｍｅＶである。このＺｎＯの大きな励起子結合エネルギーのため、高温で、輝度の高いコヒーレント発光／検波能力を有するＺｎＯ系デバイスの製造が期待されている。ＺｎＯの破壊電界は極めて高く、約２×１０６Ｖ／ｃｍ（ＧａＡｓの破壊電界の２倍より大きい）と推定され、したがって、高出力且つ高利得のために、高い動作電圧がＺｎＯ系デバイスに印加され得ることを意味する。また、ＺｎＯの飽和速度は、室温で３．２×１０７ｃｍ／秒であり、窒化ガリウム（ＧａＮ）、炭化ケイ素（ＳｉＣ）、またはガリウム砒素（ＧａＡｓ）の値よりも大きい。このように飽和速度が高いことは、こうした他の材料のデバイスよりもＺｎＯ系デバイスの方が高周波での用途に優れていることを意味する。
【０００５】
さらに、ＺｎＯは、高エネルギー放射による放射線損傷に対して例外的に耐性がある。高エネルギー放射が原因で生じる半導体内の一般的な現象は、禁制帯内に深い中央部を形成すること、並びに、放射線生成キャリアを形成することである。これらは、デバイスの感度、応答時間および読み出しノイズに著しく影響を与える。したがって、耐放射性は、宇宙および原子炉内といった過酷な環境での操作に関するデバイスのパラメータとして非常に重要である。
【０００６】
材料の耐放射性の観点から、ＺｎＯは、他の広バンドギャップ半導体よりも、宇宙での操作にはるかに適している。例えば、ＺｎＯは、電子や陽子からの高エネルギー放射による損傷に対して、ＧａＮよりも約１００倍耐性がある。
【０００７】
また、ＺｎＯの融解温度は高く、２０００℃近くあり、高温環境での用途だけでなく、デバイス製造中のアニールや焼成といった成長後のプロセスにおいて、高温処理の可能性をもたらしている。
【０００８】
大面積のＺｎＯ単結晶ウェハ（直径７５ｍｍ以下）が市販されている。転移密度の低いホモエピタキシャルＺｎＯ系デバイスを成長させることが可能である。ＺｎＯ基板上でホモエピタキシャルＺｎＯを成長させることによって、格子不整合による応力および熱膨張の問題といった、サファイアの上でヘテロエピタキシャルＧａＮを成長させることに伴う問題を数多く解決するであろう。
【０００９】
ＺｎＯのアクセプタ準位は、ＧａＮの２１５ｍｅＶに比べて浅く、１２９ｍｅＶである。アクセプタ準位が低い値であることは、ＺｎＯ内のｐ型ドーパントがより容易に活性化され、それによって、各材料が同じドーパントレベル濃度である場合、ＺｎＯのホール濃度を対応するＧａＮのホール濃度よりも高くするのに有用であることを意味する。ＺｎＯ系デバイスは、ウェット化学エッチング法によって製造することができる。こうした特性によって、ＺｎＯは、遠近ＵＶ検出器、ＬＥＤ、ＬＤ、ＦＥＴおよびその他のオプトエレクトロニクスデバイスの開発にとって最も魅力的な材料となっている。
【００１０】
半導体デバイスの機能、能力および性能を向上させるために、ＺｎＯのエネルギーバンドギャップを、ＺｎＯのエネルギーバンドギャップよりも小さい値に、またＺｎＯのエネルギーバンドギャップよりも大きい値に変更することが望ましい。
【００１１】
例えば、バンドギャップエネルギーがＺｎＯのバンドギャップエネルギーよりも大きい材料によれば、ＬＥＤデバイスおよびＬＤデバイスが、より短い波長で発光できる。これに対して、バンドギャップエネルギーがＺｎＯのバンドギャップエネルギーよりも小さい材料によれば、ＬＥＤデバイスおよびＬＤデバイスが、より長い波長で発光できる。
【００１２】
バンドギャップがより大きい材料によれば、例えば、活性発光層、量子井戸、多重量子井戸、超格子、クラッド層、吸収層、透過層および受光素子といった、スペクトルの紫外線（ＵＶ）領域において機能、能力および性能が向上した半導体へテロ構造を製造することができる。このようなデバイスおよび能力として、スペクトルのＵＶ領域で放射するＬＥＤおよびＬＤ、並びにソーラブラインドおよび他の用途のためのＵＶ光検出器が挙げられる。
【００１３】
バンドギャップがより小さい材料によれば、例えば、活性発光層、量子井戸、多重量子井戸、超格子、クラッド層、吸収層、透過層および受光素子といった、スペクトルの可視光域において機能、能力および性能が向上した半導体へテロ構造を製造することができる。
このようなデバイスおよび能力として、スペクトルの可視光域で放射するＬＥＤおよびＬＤ、並びに可視光検出器が挙げられる。
【００１４】
性能、能力および機能が向上した、動作可能な、ＺｎＯ系材料から製造された半導体デバイスは、これらに限定されないが、発光体、光検出器、ＦＥＴ、ＰＮダイオード、ＰＩＮダイオード、ＮＰＮトランジスタ、ＰＮＰトランジスタ、透明トランジスタ、回路素子、通信ネットワーク、レーダ、センサおよび医療画像化といったデバイスおよび領域を含む、数多くの商業的且つ軍事的分野で使用されることが望ましい。
【発明の開示】
【発明が解決しようとする課題】
【００１５】
したがって、特定のエネルギーバンドギャップの値を有するように調整可能なＺｎＯ系半導体材料を提供することが有用であろう。
【００１６】
本発明の一つの態様として、ＺｎＢｅＯ半導体合金中のＢｅの原子分率を調整することによって、特定のエネルギーバンドギャップの値を有するよう調整可能なＺｎＯ系半導体材料を提供することが有用であろう。
【００１７】
また、ＺｎＣｄＯＳｅ半導体合金中のＣｄの原子分率とＳｅの原子分率とを調整することによって、特定のエネルギーバンドギャップの値を有するように調整可能なＺｎＯ系半導体材料を提供することも有用であろう。
【課題を解決するための手段】
【００１８】
発明の概要
本発明は、ＺｎＢｅＯ合金材料、ＺｎＣｄＯＳｅ合金材料、格子整合のためにＭｇを含有し得るＺｎＢｅＯ合金材料およびＢｅＯ材料などの、半導体デバイスの性能を向上させるための材料を提供することによって、上記課題を解決する。
【００１９】
ＺｎＢｅＯ合金系、すなわち、Ｚｎ１－ｘＢｅｘＯにおけるＢｅの原子分率ｘは、ＺｎＯのエネルギーバンドギャップを、ＺｎＯのエネルギーバンドギャップよりも大きな値に増加させるために変化させることができる。
【００２０】
ＺｎＣｄＯＳｅ合金系、すなわち、Ｚｎ１－ｙＣｄｙＯ１－ｚＳｅｚにおけるＣｄの原子分率ｙおよびＳｅの原子分率ｚは、ＺｎＯのエネルギーバンドギャップを、ＺｎＯのエネルギーバンドギャップよりも小さい値に減少させるために変化させることができる。
【００２１】
各合金は、選択されたドーパント元素を用いて、アンドープ、またはｐ型ドープもしくはｎ型ドープされることができる。
【００２２】
これらの合金は、単独または組み合わせて用いられて、ある波長値の範囲にわたって放射可能な活性フォトニック層、単一および多重量子井戸のようなヘテロ構造、並びに超格子層またはクラッド層を形成し、光および電子半導体デバイスを製造することができる。
【００２３】
これらの構造は、半導体デバイスの機能、能力および性能を向上させるために利用できる。
【００２４】
本発明の他の実施形態、例、特徴および態様も本明細書で開示する。
以上の説明や、本発明の他の目的、利点および特徴、並びに、本発明が達成される方法は、添付の図面と併せて、本発明の以下の詳細な説明を考慮した後に、より明らかとなるであろう。
本発明は、添付の図面の図と合わせて読まれる以下の詳細な説明によって、さらに理解される。
【発明を実施するための最良の形態】
【００２５】
発明の詳細な説明
概要および本明細書で用いられる用語
本発明は、所望のエネルギーバンドギャップ値の範囲で製造できる酸化亜鉛系合金半導体材料に関するものであり、半導体構造およびデバイスを製造するために、また、半導体デバイスの機能と性能を向上させるために用いることができる。本発明を理解しやすくするために、発明者らは、まず、本発明の説明に関連して用いられる用語を以下に挙げて説明する。
【００２６】
ＬＥＤまたはＬＤの活性層は、光が放射される半導体層と関連がある。活性層内では、ｎ型またはｐ型の導電性をもつ電気キャリアが結合する。エネルギーバンドギャップの値によって、特徴的な発光の波長が決定される。
【００２７】
量子井戸（ＱＷ）構造または多重量子井戸（ＭＱＷ）構造は、ｎ型キャリアおよびｐ型キャリアが、より小さいエネルギーバンドギャップの層内に位置する確率が高まるように、隣接する層よりもエネルギーバンドギャップが小さい層を有する積層された半導体構造から構成される。フォトニック放射の特性波長は、ＱＷまたはＭＱＷにおいてエネルギーバンドギャップが最小の半導体材料によって決定されるものである。
【００２８】
超格子（ＳＬ）構造は、エネルギーバンドギャップの値が異なる半導体材料からなる第１の層と第２の層とから構成され、第１および第２の層はそれぞれ十分に薄いため、必要であれば変形して、隣接する層でエピタキシャル層を形成することができ、第１および第２の層は、異なる濃度のｎ型ドーパント元素を有し得る、または異なる濃度のｐ型ドーパント元素を有し得る。均一な組成物でできた厚い層の代わりにＳＬ積層構造を使用すると、均一な組成物でできた半導体材料の厚い層の使用により生じ得る歪みを減らすことによって、より効率のよいデバイスを製造することができる。
【００２９】
ＬＥＤやＬＤといった半導体デバイスの性能を向上させるために、エピタキシャル積層構造に対する種々の設計が、従来技術において提案されてきた。こうした構造の中に、異なるエネルギーバンドギャップを有する材料でできた交互層で構成される半導体へテロ構造がある。かかるヘテロ構造としては、これらに限定されないが、量子井戸、多重量子井戸、超格子層、絶縁層、光反射膜および多層光反射層、金属接触層、クラッド層および基板が挙げられる。
【００３０】
例えば、異なるエネルギーバンドギャップを有するＧａＮ系半導体材料を採用したヘテロ構造および隣接するエピ層が、発光半導体デバイスの特性を変更するために説明または提案されてきた。
【００３１】
ＬＥＤまたはＬＤが放射する波長の下限は、発光が生じる活性層のエネルギーバンドギャップの値を大きくすることによって、より小さくすることができる。以下に詳述するように、本発明によれば、ＺｎＯのエネルギーバンドギャップは、適切な成長方法を用いて、ＺｎＯを適切な材料で合金化することによって、増大させることができる。
【００３２】
ＬＥＤまたはＬＤが放射する波長の上限は、発光が生じる活性層のエネルギーバンドギャップの値を小さくすることによって、より大きくすることができる。以下に詳述するように、本発明によれば、ＺｎＯのエネルギーバンドギャップは、適切な成長方法を用いて、ＺｎＯを適切な材料で合金化することによって、減少させることができる。
【００３３】
「バンドギャップ変調」および「バンドギャップエンジニアリング」とは、エネルギーバンドギャップの値を大きくまたは小さくするために材料のバンドギャップを変えることに対して、本発明に関連して本明細書で用いる用語である。
【００３４】
本発明によると、バンドギャップ変調は、半導体デバイスに閉じ込められる光子およびキャリアを増加させるために用いることができる。バンドギャップ変調は、発光半導体デバイスにおける発光の波長を調整するために、および、光検出器半導体デバイスの応答特性を改善するために用いることができる。
【００３５】
従来技術文献には、ＺｎＯをマグネシウム（Ｍｇ）で合金化してＺｎＭｇＯ、すなわちＺｎ１－ｗＭｇｗＯ、を形成することによって、ＺｎＯのエネルギーバンドギャップを室温で３．９９ｅＶに増加させることが記載されている。Ｍｇの含有量を、最大ｗ＝０．３３まで増加させると、このエネルギーバンドギャップは、３．９９ｅＶに増加した。ＺｎＯ層とＺｎＭｇＯ層とを使用することによって、ヘテロ構造が製造される。しかし、ＺｎＯとＭｇＯとでは、結晶構造が異なり、格子定数が大きく異なるため、Ｍｇの含有量がｗ＝０．３３に対応する値を超える場合には、ＭｇＯとＺｎＯとの間に結晶相分離が生じる。ＭｇＯは、格子間隔が０．４２２ｎｍの立方格子構造であり、一方、ＺｎＯは、格子間隔が０．３２５ｎｍの六方晶である。そのため、半導体デバイスにおいてエネルギーバンドギャップを最大３．３ｅＶまで増加させ、それより大きなエネルギーバンドギャップの値にならないようにするために、ＺｎＭｇＯ合金の用途が制限される。
【００３６】
この分野でさらに研究することにより、短波長で動作可能な半導体デバイスを製造するために、バンドギャップを約３．３ｅＶよりも大きな値に増加させることができると考えられている。成長を簡単にするために、エネルギーバンドギャップの範囲が約３．３ｅＶから約１０．６ｅＶ（約１１７ｎｍの波長に対応）のエネルギーバンドギャップ値までをカバーするような一組の元素から構成される合金系を有することが望ましい。以下により詳細に説明するように、本発明は、このような合金系を可能にする。
【００３７】
ベリリウム酸化物（ＢｅＯ）のエネルギーバンドギャップは、室温で約１０．６ｅＶであり、これは約１１７ｎｍの波長に対応する。ＢｅＯは六方晶の格子構造を有する。
【００３８】
この分野でさらに研究することにより、長波長で動作可能な半導体デバイスを製造するために、バンドギャップを約３．３ｅＶよりも小さな値に減少させることができると考えられている。成長を簡単にするために、エネルギーバンドギャップの範囲が約３．３ｅＶから約１．７５ｅＶ（７１０ｎｍの波長に対応）のエネルギーバンドギャップ値までをカバーするような一組の元素から構成される合金系を有することが望ましい。本発明は、このような合金系を可能にする。
【００３９】
セレン化カドミウム（ＣｄＳｅ）のエネルギーバンドギャップは、約１．７５ｅＶであり、これは約７１０ｎｍの波長に対応する。ＣｄＳｅは、適切な成長条件を用いることにより、六角格子構造で成長することができる。
【００４０】
セレン化亜鉛（ＺｎＳｅ）のエネルギーバンドギャップは、約２．８ｅＶであり、これは約４４４ｎｍの波長に対応する。ＺｎＳｅは、適切な成長条件を用いることにより、六角格子構造で成長することができる。ＺｎＯ、ＢｅＯ、ＣｄＳｅ、ＣｄＯおよびＺｎＳｅは、ＩＩ－ＶＩ族の化合物である。
【００４１】
まとめると、２つの合金系、すなわちＺｎＢｅＯ、つまりＺｎ１－ｘＢｅｘＯ（ｘは必要に応じて０から１の間で変化する）と、ＺｎＣｄＯＳｅ、つまりＺｎ１－ｙＣｄｙＯ１－ｚＳｅｚ（ｙは必要に応じて０から１の間で変化し、ｚは必要に応じて０から１の間で独立して変化する）とから構成されるＺｎＯ系合金のエネルギーバンドギャップ値は、約１０．６ｅＶ～約１．７５ｅＶの範囲にわたり、これは約１１７ｎｍ～約７１０ｎｍの波長範囲に対応する。
【００４２】
以下の説明において、ＺｎＢｅＯ合金という用語は、Ｚｎ１－ｘＢｅｘＯ合金を指すために用いられ、Ｂｅの原子分率ｘは０から１まで変化する、または特定されるとおりである。
【００４３】
別の表示として、ＺｎＢｅＯ合金という用語は、本明細書では、Ｚｎ１－ｘＢｅｘＯ合金のことを指すために用いられ、０≦ｘ≦１、または特定されるとおりである。
【００４４】
同様に、ＺｎＣｄＯＳｅ合金という用語は、Ｚｎ１－ｙＣｄｙＯ１－ｚＳｅｚ合金のことを指すために用いられ、Ｃｄの原子分率ｙは０から１まで変化し、Ｓｅの原子分率ｚは０から１まで独立して変化し、またはｙおよびｚの値は、それぞれ特定されるとおりである。
【００４５】
別の表示として、ＺｎＣｄＯＳｅ合金という用語は、本明細書では、Ｚｎ１－ｙＣｄｙＯ１－ｚＳｅｚ合金のことを指すために用いられ、独立して０≦ｙ≦１および０≦ｚ≦１であり、またはｙおよびｚの値は、それぞれ特定されるとおりである。
【００４６】
エネルギーバンドギャップが変調した材料の結晶品質は高いはずなので、これらの材料から製造される半導体デバイスの性能特性は高い。高機能、高能力および高性能の半導体デバイスを製造するために用いられるＺｎＯおよびＺｎＯ合金材料は、膜成長、組成物および品質を適切に制御するための機能および能力と、アンドープの材料、ｐ型ドープされた半導体材料およびｎ型ドープされた半導体材料を成長させるための、並びに、層およびこれらの層を用いたヘテロ構造を成長させるための能力とを備えた成長プロセスを必要とする。
【００４７】
出願人らのＨＢＤ技術
この点において、出願人らは以前に、他の態様の中でも、Ａｓの拡散ではなく、Ａｓドーパントを膜に注入するために、外部のＡｓ分子ビームを用いて、ｐ型のＺｎＯを成長させることが可能なハイブリッドビーム蒸着（ＨＢＤ）法を開発した。このＨＢＤ法は、本出願人の米国仮特許出願第６０／４０６，５００号明細書（２００２年８月２８日出願）、ＰＣＴ／ＵＳ０３／２７１４３号明細書（２００３年８月２７日出願）、および米国特許出願第１０／５２５，６１１号明細書（２００５年２月２３日出願）において説明され、その各々および全てを参照により本明細書に援用する。
【００４８】
Ａｓドープされたｐ型のＺｎＯ膜を製造するための出願人らによるＨＢＤ法は、ドーピングレベルを正確に制御するために用いることができる。ＨＢＤによって成長したＺｎＯ：Ａｓの光学特性および電気的特性については、上記で引用し、参照により本明細書に援用した、本出願人による特許出願において記載されている。特に、半導体層および構造にとって、且つ、デバイスの製造にとって、十分に高いホールキャリア濃度を得ることができる。Ａｓアクセプタの熱結合エネルギー（ＥＡｔｈ－ｂ）は１２９ｍｅＶであり、これは温度依存性のホール効果測定から導き出される。ＰＬスペクトルは、ＺｎＯ価電子帯の最大値を上回る、１１５ｍｅＶと１６４ｍｅＶとにそれぞれ位置する２つの異なったアクセプタ準位（ＥＡｏｐｔ－ｂ）を示し、また、Ａｓアクセプタへの励起子結合エネルギー（ＥＡＸｂ）が約１２ｍｅＶであることを示している。ＨＢＤによって成長したｐ型のＺｎＯ：Ａｓ層の品質は、デバイスの製造にとっては十分に高いものである。
【００４９】
出願人らに関連した酸化亜鉛膜および構造
出願人らはまた、広バンドギャップ半導体材料が、高温でのデバイスの動作に有用であることに注目している。酸化亜鉛は広バンドギャップ材料であり、また、良好な耐放射特性を有する。酸化亜鉛でできた広バンドギャップ半導体膜は、現在、ｎ型およびｐ型の両方のキャリア型のものが入手可能であり、これらは半導体デバイスを製造するのに十分な性質を有する。
【００５０】
一例として、米国特許第６，２９１，０８５号明細書（ホワイト（Ｗｈｉｔｅ）ら著）には、ｐ型ドープされた酸化亜鉛膜が開示されており、この膜が、ＦＥＴを含む半導体デバイスに組み込まれ得る。
【００５１】
米国特許第６，３４２，３１３号明細書（ホワイト（Ｗｈｉｔｅ）ら著）には、正味アクセプタ濃度が少なくとも約１０１５アクセプタ／ｃｍ３である、ｐ型ドープされた金属酸化膜であって、この膜が、第２族の元素（ベリリウム、マグネシウム、カルシウム、ストロンチウム、バリウムおよびラジウム）と、第１２族の元素（亜鉛、カドミウムおよび水銀）と、第２族および第１２族の元素と、第１２族および第１６族の元素（酸素、硫黄、セレニウム、テルリウムおよびポロニウム）とからなる群から選択される元素の酸化化合物であり、ｐ型ドーパントは、第１族の元素（水素、リチウム、ナトリウム、カリウム、ルビジウム、セシウムおよびフランシウム）、第１１族の元素（銅、銀および金）、第５族の元素（バナジウム、ニオブおよびタンタル）、および第１５族の元素（窒素、リン、砒素、アンチモンおよびビスマス）からなる群から選択される元素である、ｐ型ドープされた金属酸化膜が開示されている。
【００５２】
米国特許第６，４１０，１６２号明細書（ホワイト（Ｗｈｉｔｅ）ら著）には、ｐ型ドープされた酸化亜鉛膜であって、ｐ型ドーパントが、第１族、第１１族、第５族および第１５族の元素から選択され、この膜は、デバイス内の材料と格子整合するための基板材料として、ＦＥＴを含む半導体デバイスまたは半導体デバイスに組み込み可能である、ｐ型ドープされた酸化亜鉛膜が開示されている。
【００５３】
上記参照した米国特許第６，２９１，０８５号明細書、同第６，３４２，３１３号明細書、および同第６，４１０，１６２号明細書を含む、上記参照した特許および開示内容を、参照により本明細書に援用する。
【００５４】
上記のように、および、本出願人による、参照により本明細書に援用した引用特許文献において説明されるように、出願人らのＨＢＤ法は、高品質の半導体材料を製造することができる。例えば、これらに限定されないが、アンドープのＺｎＯ、ｐ型ドープされたＺｎＯ、ｎ型ドープされたＺｎＯ、アンドープのＺｎＢｅＯ合金、ｐ型ドープされたＺｎＢｅＯ合金、ｎ型ドープされたＺｎＢｅＯ合金、アンドープのＺｎＣｄＯＳｅ合金、ｐ型ドープされたＺｎＣｄＯＳｅ合金、ｎ型ドープされたＺｎＣｄＯＳｅ合金が挙げられる。
【００５５】
また、出願人らは、以下に詳細に説明するように、本発明に関連して、次のさらなる態様にも注目している。
【００５６】
ＺｎＯは、エネルギーバンドギャップの値が３．３ｅＶの第ＩＩ－ＶＩ族化合物であり、ＢｅＯは、エネルギーバンドギャップの値が１０．６ｅＶの第ＩＩ－ＶＩ族化合物である。ＺｎＯは、適切な条件下で成長すると、六方晶の結晶構造を有する。ＢｅＯは、適切な条件下で成長すると、六方晶の結晶構造を有する。ヴァーナードの法則（Ｖｅｒｎａｒｄ’ｓＬａｗ）を考慮すると、ＺｎＯおよびＢｅＯを適切な比で混合することにより、約３．３ｅＶと約１０．６ｅＶとの間で特定のエネルギーバンドギャップの値を実現することができる。より具体的には、ヴァーナードの法則（Ｖｅｒｎａｒｄ’ｓ Ｌａｗ）によれば、合金Ｚｎ０．９Ｂｅ０．１Ｏのエネルギーバンドギャップは、ＺｎＯに対して、約０．７３ｅＶ分、約３．３ｅＶよりも大きいはずである。
【００５７】
ＺｎＯは、エネルギーバンドギャップの値が約３．３ｅＶの第ＩＩ－ＶＩ族化合物であり、ＣｄＳｅは、エネルギーバンドギャップの値が約１．７５ｅＶの第ＩＩ－ＶＩ族化合物である。ＣｄＳｅは、適切な条件下で成長すると、六方晶の結晶構造を有する。ヴァーナードの法則（Ｖｅｒｎａｒｄ’ｓ Ｌａｗ）を考慮すると、ＺｎＯおよびＣｄＳｅを適切な比で混合することにより、約３．３ｅＶと約１．７５ｅＶとの間で特定のエネルギーバンドギャップの値を実現することができる。
【００５８】
ＺｎＯは、エネルギーバンドギャップの値が約３．３ｅＶの第ＩＩ－ＶＩ族化合物であり、ＺｎＳｅは、エネルギーバンドギャップの値が約２．８ｅＶの第ＩＩ－ＶＩ族化合物である。ＺｎＳｅは、適切な条件下で成長すると、六方晶の結晶構造を有する。ヴァーナードの法則（Ｖｅｒｎａｒｄ’ｓ Ｌａｗ）を考慮すると、ＺｎＯおよびＺｎＳｅを適切な比で混合することにより、約３．３ｅＶと約２．８ｅＶとの間で特定のエネルギーバンドギャップの値を実現することができる。
【００５９】
エネルギーバンドギャップが約１０．６ｅＶと約３．３ｅＶとの間にあるエピタキシャル積層された材料を設計することができ、この材料は、アンドープ、ｐ型ドープ、またはｎ型ドープされることができる。
【００６０】
エネルギーバンドギャップが約１．７５ｅＶと約３．３ｅＶとの間にあるエピタキシャル積層された材料を設計することができ、この材料は、アンドープ、ｐ型ドープ、またはｎ型ドープされることができる。
【００６１】
半導体デバイスの電力、効率、機能および速度は、半導体デバイス内のｎ型またはｐ型のキャリアの移動度によって制限される。ＳＬ、ＱＷおよびＭＱＷ構造をＺｎＯデバイスに利用することにより、半導体デバイスの性能、能力および機能を向上させるることができる。
【００６２】
本発明の例および実施形態
以上の説明を念頭に置き、次に、本発明の実施形態および例の説明に移る。
【００６３】
図１は、本発明の一実施形態の一例を示し、図示された例において、単結晶サファイア基板上でエピタキシャル成長した半導体ＺｎＢｅＯ合金層を含む。ＺｎＢｅＯ合金層はドープされ得るか、または、アンドープであり得る。
【００６４】
ＺｎＢｅＯの例：
図１に示す実施形態の一例では、ＺｎＢｅＯ合金のエネルギーバンドギャップは約４．５９ｅＶで、これは約２７１ｎｍの波長と対応しており、半導体デバイスの機能、能力、性能および適用を向上させる際の使用に適した、高い結晶品質によって特徴付けられている。
【００６５】
図１に示す実施形態の別の例として、本発明は、単結晶サファイア基板上に堆積されたＺｎＢｅＯ合金で構成されたＺｎＯ系半導体材料であって、ＺｎＢｅＯ合金のエネルギーバンドギャップは約４．６８ｅＶで、これは約２６５ｎｍの波長に対応しており、半導体デバイスの機能、能力、性能および適用を向上させる際の使用に適した、高い結晶品質を有する、ＺｎＯ系半導体材料を含むことができる。
【００６６】
さらなる例として、本発明は、単結晶サファイア基板上に堆積されたＺｎＢｅＯ合金で構成されたＺｎＯ系半導体材料であって、ＺｎＢｅＯ合金のエネルギーバンドギャップは約４．８６ｅＶで、これは約２５６ｎｍの波長に対応しており、半導体デバイスの機能、能力、性能および適用を向上させる際の使用に適した、高い結晶品質を有する、ＺｎＯ系半導体材料を含むことができる。
【００６７】
さらに別の例として、本発明は、単結晶サファイア基板上に堆積されたＺｎＢｅＯ合金で構成されたＺｎＯ系半導体材料であって、ＺｎＢｅＯ合金のエネルギーバンドギャップは約４．９６ｅＶで、これは約２５０ｎｍの波長に対応しており、半導体デバイスの機能、能力、性能および適用を向上させる際の使用に適した、高い結晶品質を有する、ＺｎＯ系半導体材料を提供する。
【００６８】
さらなる例として、本発明は、単結晶サファイア基板上に堆積されたＺｎＢｅＯ合金で構成されたＺｎＯ系半導体材料であって、ＺｎＢｅＯ合金のエネルギーバンドギャップは約５．３９ｅＶであり、これは約２３０ｎｍの波長に対応しており、半導体デバイスの機能、能力、性能および適用を向上させる際の使用に適した、高い結晶品質を有する、ＺｎＯ系半導体材料を提供する。
【００６９】
本発明のＺｎＢｅＯ実施形態の合金膜のエネルギーバンドギャップは、ＺｎＢｅＯ合金内のＢｅの原子分率を０から１まで徐々に調整することによって、おおよそ約３．３～約１０．６ｅＶまで変化させることができる。
【００７０】
本発明の上述の例および実施形態は、ＺｎＢｅＯ合金に関して説明しているが、本発明は、他のＺｎＢｅＯ合金および、例えば、（これらに限定されないが）ＺｎＣｄＯＳｅ合金およびＢｅＯ材料といった他の種類のＺｎＯ合金に対して実施されてもよいことが理解されよう。
【００７１】
ＺｎＣｄＯＳｅおよびＢｅＯの例：
さらなる例として、本発明は、単結晶サファイア基板上に堆積されたＺｎＣｄＯＳｅ合金で構成されたＺｎＯ系半導体材料の形態で実施可能であり、ＺｎＣｄＯＳｅ合金は、半導体デバイスの機能、能力、性能および適用を向上させる際の使用に適した、高い結晶品質を有する。
【００７２】
本発明のＺｎＣｄＯＳｅ合金のエネルギーバンドギャップの値は、ＺｎＣｄＯＳｅ合金内のＣｄの原子分率とＳｅの原子分率を、別々に、０から１まで調整することによって、おおよそ約３．３ｅＶ～約１．７５ｅＶまで変化させることができる。
【００７３】
さらに、本発明のＺｎＢｅＯ合金膜のエネルギーバンドギャップは、ＢｅＯを成長させることによって、約１０．６ｅＶ前後にすることができる。
【００７４】
本発明のさらなる態様によれば、ＺｎＢｅＯ合金、ＺｎＣｄＯＳｅ合金およびＢｅＯは、例えば、これらに限定されないが、半導体ヘテロ構造、活性層、量子井戸、多重量子井戸、超格子層、絶縁層、反射膜および多層光反射層、金属接触層、クラッド層、ショットキー障壁、および基板などの有用な層および構造を形成するために、単独で、または、種々に組み合わせて、もしくはＺｎＯまたは他の半導体材料と種々に組み合わせて用いることができ、半導体デバイスを製造するために用いることができ、半導体デバイスの機能、能力、性能および適用を向上させるために用いることができる。
【００７５】
本発明によれば、および、図１の例と類似して、数多くの変形が可能であり、且つ、本発明の範囲内であることが当業者には理解されよう。このような変形として、以下のいずれか、または、以下の組み合わせが一例として挙げられる。
－単結晶サファイア基板とは異なる組成物でできた材料または基板材料上で、半導体ＺｎＢｅＯ合金層をエピタキシャル成長させることができる、
－ｐ型またはｎ型ドープされた半導体材料であるＺｎＢｅＯ合金層を成長させることができる、
－単結晶サファイア基板上で、ＺｎＣｄＯＳｅ層をエピタキシャル成長させることができる、
－単結晶サファイア基板とは異なる組成物でできた材料または基板材料上で、半導体ＺｎＣｄＯＳｅ層をエピタキシャル成長させることができる、
－アンドープのＺｎＣｄＯＳｅ合金層、もしくはｐ型またはｎ型ドープされた半導体材料であるＺｎＣｄＯＳｅ合金層を成長させることができる、
－単結晶サファイア基板とは異なる組成物でできた材料または基板材料上で、半導体ＢｅＯ材料層をエピタキシャル成長させることができる、
－アンドープ、ｐ型ドープ、またはｎ型ドープされた半導体材料であるＢｅＯ材料層を成長させることができる、
－ｎ型ドーパントが、ホウ素、アルミニウム、ガリウム、インジウム、タリウム、フッ素、塩素、臭素およびヨウ素からなる群から選択される１つの元素または２つ以上の元素である、ｎ型ＺｎＢｅＯ半導体合金材料を調製することができる、
－ｐ型ドーパントが、第１族、第１１族、第５族および第１５族の元素から選択される１つの元素または２つ以上の元素である、ｐ型ＺｎＢｅＯ半導体合金材料を調製することができる、
－ｐ型ドーパントが、砒素、リン、アンチモンおよび窒素からなる群から選択される、ｐ型ＺｎＢｅＯ半導体合金材料を調製することができる、
－ｐ型ドーパントが砒素である、ｐ型ＺｎＢｅＯ半導体合金材料を調製することができる、
－ｎ型ドーパントが、ホウ素、アルミニウム、ガリウム、インジウム、タリウム、フッ素、塩素、臭素およびヨウ素からなる群から選択される１つの元素または２つ以上の元素である、ｎ型ＺｎＣｄＯＳｅ半導体合金材料を調製することができる、
－ｐ型ドーパントが、第１族、第１１族、第５族および第１５族の元素から選択される１つの元素または２つ以上の元素である、ｐ型ＺｎＣｄＯＳｅ半導体合金材料を調製することができる、
－ｐ型ドーパントが、砒素、リン、アンチモンおよび窒素からなる群から選択される、ｐ型ＺｎＣｄＯＳｅ半導体合金材料を調製することができる、
－ｐ型ドーパントが砒素である、ｐ型ＺｎＣｄＯＳｅ半導体合金材料を調製することができる、
－格子整合層を形成するための用途に対して、ＺｎＢｅＯ材料に取り込まれたある原子分率のＭｇでＺｎＢｅＯ半導体材料を成長させることができ、このＺｎＢｅＯ膜が、アンドープ、ｐ型ドープ、またはｎ型ドープのいずれかの半導体材料であり得る、
－ｎ型ドーパントが、ホウ素、アルミニウム、ガリウム、インジウム、タリウム、フッ素、塩素、臭素およびヨウ素からなる群から選択される１つの元素または２つ以上の元素である、ｎ型ＢｅＯ半導体材料を調製することができる、