ホットエレクトロン・トランジスタ

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概してトランジスタに関し、特に、トンネル構造に基づくトランジスタとその応用に関する。より具体的には、本発明はトンネル構造に基づく薄膜トランジスタとその応用に関する。
【背景技術】
【０００２】
金属－絶縁体－金属－絶縁体－金属（Ｍ－Ｉ－Ｍ－Ｉ－Ｍ）構成を含むトンネル・ホットエレクトロン・トランジスタ増幅器は１９６０年にミード（Ｍｅａｄ）によって初めて提案され（非特許文献１参照）、１９８１年にヘイブルーム（Ｈｅｉｂｌｕｍ）によって詳細に検討された（非特許文献２参照）。図１は、従来技術に係る典型的なＭ－Ｉ－Ｍ－Ｉ－Ｍトランジスタを例示している。なお、図面においては様々な図を通して可能な限り、似通った構成要素には似通った参照符号を用いることとする。また、図は明りょう化のため縮尺通りには描かれていない。
【０００３】
図１は典型的なＭ－Ｉ－Ｍ－Ｉ－Ｍトランジスタ１００の部分断面図である。Ｍ－Ｉ－Ｍ－Ｉ－Ｍトランジスタ１００は金属及び絶縁体の単層が交互になったものを有しており、それらにはエミッタ電極１１０、ベース電極１１２、コレクタ電極１１４、エミッタ障壁１１６及びコレクタ障壁１１８が含まれる。
【０００４】
他の研究者等も同様のトランジスタ構造について、エピタキシャル成長させた金属－絶縁体構造（非特許文献３参照）、ＩＩＩ－Ｖ族半導体構造（非特許文献４及び５参照）や、強磁性金属（非特許文献６参照）及び絶縁体（非特許文献７参照）を用いた構造を利用して研究してきた。
【０００５】
加えて、数多くの回路応用においては、相補的な対を具備し、一方のトランジスタが正のベース－エミッタ電圧でターンオンし、他方の相補型トランジスタが負のベース－エミッタ電圧でターンオンすることが有利である。このようにして、プッシュプル式の増幅器回路又はスイッチ回路が構築され得る。このようなデバイスの例には、比較的低い休止電力を用いる、シリコンＣＭＯＳ又はバイポーラ・プッシュプル電力増幅器が含まれる。
【０００６】
従来技術のホットホール・トランジスタ（非特許文献８参照）は先述のホットエレクトロン・トランジスタと同じＭ－Ｉ－Ｍ－Ｉ－Ｍを有している。デバイス動作もまた同様であるが、電子の代わりに正孔がデバイスの電荷キャリアであるという例外がある。しかしながら、従来技術のホットホール・トランジスタは従来技術のＭ－Ｉ－Ｍ－Ｉ－Ｍホットエレクトロン・トランジスタと同一の問題を共有するものである。

【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、上述の現行技術が抱える問題を解決しながら性能向上された、高速な薄膜デバイスを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一態様に従った、少なくとも１つの入力信号を受けるように適応されたホットエレクトロン・トランジスタは、エミッタ電極、エミッタ電極から隔てられたベース電極であり、入力信号の少なくとも一部がエミッタ電極と該ベース電極との間に与えられ、それにより電子がエミッタ電極から該ベース電極に向けて放出されるところのベース電極、を有する。当該トランジスタはまた、エミッタ電極とベース電極との間に配置され、エミッタ電極とベース電極との間の且つそれらへの電子輸送層として機能するように構成された第１のトンネル構造を有する。第１のトンネル構造は、電子の輸送がトンネリングによる輸送を少なくとも部分的に含むように、少なくとも第１のアモルファス絶縁体層、及び第１のアモルファス絶縁体層に直接的に隣接して配置され、且つそれと協働するように構成された第２の絶縁体層を含む。当該トランジスタはさらに、ベース電極から隔てられたコレクタ電極、及びベース電極とコレクタ電極との間の第２のトンネル構造を有する。第２のトンネル構造は、エミッタ電極から放出された電子の少なくとも一部の、ベース電極とコレクタ電極との間の、弾道輸送による輸送層として機能するように構成され、それにより電子の一部はコレクタ電極で収集される。入力信号は、例えば、バイアス電圧、信号電圧又は電磁放射線を含み得る。
【０００９】
トランジスタに関する他の一態様においては、ベース電極及びコレクタ電極の少なくとも選択された１つは、少なくとも部分的に半金属で形成されている。あるいは、ベース電極及びコレクタ電極の選択された１つは、少なくとも部分的に金属シリサイド又は金属窒化物で形成されている。
【００１０】
さらに他の一態様においては、第２のトンネル構造は、ホットエレクトロン反射の第１の値を示すように構成され、且つ成形された障壁エネルギーバンド特性を有し、それによりホットエレクトロン反射の第１の値は、成形された障壁エネルギーバンド特性を有さない第２のトンネル構造により示されるであろうホットエレクトロン反射の第２の値より低くされている。より具体的には、成形された障壁エネルギーバンド特性は第２のトンネル構造の放物線状傾斜を含んでいる。
【００１１】
他の一態様においては、トランジスタは電子放出エネルギー幅の第１の値を示すように構成され、且つ第１のトンネル構造は成形された障壁エネルギーバンド特性を有し、それにより電子放出エネルギー幅の第１の値は、成形された障壁エネルギーバンド特性を有さないトランジスタにより示されるであろう電子放出エネルギー幅の第２の値より低くされている。
【００１２】
さらに他の一態様においては、エミッタ電極は所与のフェルミ準位を示すように構成され、且つ第１のトンネル構造は所与のフェルミ準位と２ｅＶ未満だけ異なる所与の伝導帯を示すように構成されている。
【００１３】
本発明の更なる一態様に従った、少なくとも１つの入力信号を受けるように適応されたホットホール・トランジスタは、エミッタ電極、エミッタ電極から隔てられたベース電極であり、入力信号の少なくとも一部がエミッタ電極と該ベース電極との間に与えられ、それにより正孔がエミッタ電極から該ベース電極に向けて放出されるところのベース電極、を有する。当該ホットホール・トランジスタはまた、エミッタ電極とベース電極との間に配置され、エミッタ電極とベース電極との間の且つそれらへの正孔輸送層として機能するように構成された第１のトンネル構造を有する。第１のトンネル構造は、正孔の輸送がトンネリングによる輸送を少なくとも部分的に含むように、少なくとも第１のアモルファス絶縁体層、及び第１のアモルファス絶縁体層に直接的に隣接して配置され、且つそれと協働するように構成された第２の絶縁体層を含む。当該トランジスタはさらに、ベース電極から隔てられたコレクタ電極、及びベース電極とコレクタ電極との間に配置され、エミッタ電極から放出されたホットホールの少なくとも一部の、ベース電極とコレクタ電極との間の、弾道輸送による輸送層として機能するように構成された第２のトンネル構造であり、それにより正孔の一部がコレクタ電極で収集されるところの第２のトンネル構造を有する。入力信号は、例えば、バイアス電圧、信号電圧又は電磁放射線を含み得る。
【００１４】
本発明の他の一態様は、複数の層を含み、それら間に定められる複数の界面とそれら間を輸送される弾道電子とを具備するホットエレクトロン・トランジスタにおいて使用する方法である。複数の層は少なくとも第１層及び第２層を有し、第１層及び第２層は互いに隣接してそれらの間に第１の界面を定め、それにより弾道電子の少なくとも一部は第１の界面で反射される。少なくとも第１の界面での電子の反射を低減する方法は、第１の選定された波動関数を示すように第１層を構成する工程、及び第１の割合の弾道電子が第１の界面で反射されるよう、第２の選定された波動関数を示すように第２層を構成する工程を有する。第１の割合は、第２の選定された波動関数を示すように構成された第２層が存在しない場合に第１の界面で反射される弾道電子の第２の割合より小さい。
【００１５】
本発明のさらに他の一態様は、少なくとも１つの入力信号を受けるように適応されたトランジスタであり、当該トランジスタは、エミッタ電極、エミッタ電極から隔てられたベース電極であり、入力信号の少なくとも一部がエミッタ電極と該ベース電極との間に与えられ、それにより電子がエミッタ電極から該ベース電極に向けて放出されるところのベース電極を有する。当該トランジスタはまた、エミッタ電極とベース電極との間に配置され、エミッタ電極とベース電極との間の且つそれらへの電子輸送層として機能するように構成された第１のトンネル構造を有する。当該トランジスタはさらに、ベース電極から隔てられたコレクタ電極、及びベース電極とコレクタ電極との間に配置され、エミッタ電極によって放出された電子の少なくとも一部の、ベース電極とコレクタ電極との間の、弾道輸送による輸送層として機能するように構成された第２のトンネル構造であり、それにより電子の一部がコレクタ電極で収集可能にされるところの第２のトンネル構造を有する。第２のトンネル構造は、ホットエレクトロン反射の第１の値を示すように構成されるとともに、選定された波動関数を示すように構成され、それによりホットエレクトロン反射の第１の値が、選定された波動関数を有さない第２のトンネル構造により示されるであろうホットエレクトロン反射の第２の値より低くされている。
【００１６】
本発明のさらに他の一態様は、少なくとも１つの入力信号を受けるように適応された線形増幅器である。当該線形増幅器はホットエレクトロン・トランジスタを有し、そのホットエレクトロン・トランジスタは、第１のエミッタ電極、及び第１のエミッタ電極から隔てられた第１のベース電極であり、入力信号の少なくとも第１の部分が第１のエミッタ電極と該第１のベース電極との間に与えられ、それにより電子が第１のエミッタ電極から該第１のベース電極に向けて放出されるところの第１のベース電極を有する。ホットエレクトロン・トランジスタはまた、第１のエミッタ電極と第１のベース電極との間に配置され、第１のエミッタ電極と第１のベース電極との間の且つそれらへの電子輸送層として機能するように構成された第１のトンネル構造を有する。第１のトンネル構造は、電子の輸送がトンネリングによる輸送を少なくとも部分的に含むように、少なくとも第１のアモルファス絶縁体層、及び第１のアモルファス絶縁体層に直接的に隣接して配置され、且つそれと協働するように構成された第２の絶縁体層を含む。ホットエレクトロン・トランジスタはさらに、第１のベース電極から隔てられた第１のコレクタ電極、及び第１のベース電極と第１のコレクタ電極との間に配置され、第１のエミッタ電極から放出された電子の少なくとも一部の、第１のベース電極と第１のコレクタ電極との間の、弾道輸送による輸送層として機能するように構成された第２のトンネル構造であり、それにより電子の一部が第１のコレクタ電極で収集可能にされるところの第２のトンネル構造を有する。当該線形増幅器はまたホットホール・トランジスタを有し、そのホットホール・トランジスタは、第２のエミッタ電極、及び第２のエミッタ電極から隔てられた第２のベース電極であり、入力信号の少なくとも第２の部分が第２のエミッタ電極と該第２のベース電極との間に与えられ、それにより正孔が第２のエミッタ電極から該第２のベース電極に向けて放出されるところの第２のベース電極を有する。ホットホール・トランジスタはまた、第２のエミッタ電極と第２のベース電極との間に配置され、第２のエミッタ電極と第２のベース電極との間の且つそれらへの正孔輸送層として機能するように構成された第３のトンネル構造を有する。第３のトンネル構造は、正孔の輸送がトンネリングによる輸送を少なくとも部分的に含むように、少なくとも第３のアモルファス絶縁体層、及び第３のアモルファス絶縁体層に直接的に隣接して配置され、且つそれと協働するように構成された第４の絶縁体層を含む。ホットホール・トランジスタはさらに、第２のベース電極から隔てられた第２のコレクタ電極、及び第２のベース電極と第２のコレクタ電極との間に配置され、第２のエミッタ電極から放出されたホットホールの少なくとも一部の、第２のベース電極と第２のコレクタ電極との間の、弾道輸送による輸送層として機能するように構成された第４のトンネル構造であり、それにより正孔の一部が第２のコレクタ電極で収集可能にされるところの第４のトンネル構造を有する。当該線形増幅器においては、ホットエレクトロン・トランジスタ及びホットホール・トランジスタはプッシュプル増幅器構成で構成されている。
【発明を実施するための最良の形態】
【００１７】
図面を参照しながら本発明について説明する。なお、図面においては明りょう化のため、ある一定の要素は縮尺通りに描かれていない。また、種々の図面に用いられる垂直、水平などといった記載上の用語は単に説明のためのものであり、説明される構造やデバイスの実用的な向きを限定することを意図するものではない。
【００１８】
以下の記載は、当該技術分野における通常の知識を有する者による本発明の実施を可能とし、特許出願とその要件の内容で提供されるものである。記載の実施形態への様々な変更が当業者に明らかとなるものであり、ここに記載の包括的な原理は他の実施形態に適用され得るものである。故に、本発明は示される実施形態に限定されるものではなく、原理とここに記載される特徴とに一致する最も広い範囲が認められるべきものである。
【００１９】
Ｍ－Ｉ－Ｍ－Ｉ－Ｍ薄膜トランジスタ構造は１９６０年頃から検討されてきたが、商業的に有用なデバイスは今日まで誰によっても実証されて来なかった。材料の処理と理解、デバイス製造、及びデバイスのモデル化技術の状況における最近の進展は、適切に制御されたＭ－Ｉ－Ｍ－Ｉ－Ｍ薄膜トランジスタの実現とその動作の理解の可能性に関して良い方向に寄与するものである。さらに、本発明の出願人によって生み出された革新は、以下で詳細に説明されるように、従来のＭ－Ｉ－Ｍ－Ｉ－Ｍ薄膜トランジスタの更なる進展を可能にするものである。
【００２０】
トンネル・ホットエレクトロン・トランジスタの改善について説明する。
【００２１】
この開示において、薄膜ホットエレクトロン・トランジスタ構造への主要な革新について説明するが、これは本発明に係るデバイスを従来の不成功のデバイスから区別し、本発明に係るデバイスを実現可能な薄膜トランジスタにするものである。加えて、幾つかの実行可能な促進技術について説明する。
【００２２】
薄膜金属－絶縁体構造に二重絶縁体（すなわち、Ｉ－Ｉ）構造を利用することは、例えば米国特許第６５３４７８４号明細書（以下、７８４特許と称する）にて詳細に説明されている。なお、この特許は本出願人に譲渡されたものであり、参照することによりここに組み込まれる。エミッタ障壁にＩ－Ｉ構成を含めることにより少なくとも２つの問題が解決される。第１に、Ｉ－Ｉ構造は単一の絶縁体トンネル接合より有意に大きい非線形性を有するトンネル接合が得られ、その結果、より低い直流バイアス（高効率且つ低ノイズ性）で、より高い微分導電率（高速性）が得られる。加えて、絶縁体－絶縁体界面での電荷の蓄積が回避される場合、２つの絶縁体層を用いることによりエミッタ－ベース容量も低減され得る。第２に、ベースに放出されるホットエレクトロンのエネルギー分布は、単一絶縁体トンネル接合によるそれより遙かに狭くなり、それにより電流利得が増大される結果となる。
【００２３】
米国特許第６５６３１８５号明細書（以下、１８５特許と称する）には、図１のＭ－Ｉ－Ｍ－Ｉ－ＭトランジスタのＩ層の一方又は双方として多層（ｍｕｌｔｉｌａｙｅｒ）トンネル構造を含んだ構造を具備する接合トランジスタが開示されている。なお、この特許は本出願人に譲渡されたものであり、参照することによりここに組み込まれる。すなわち、接合トランジスタの場合、エミッタ障壁１１６及び／又はコレクタ障壁１１８が多層トンネル構造を含んでいる。当業者に知られているように、接合トランジスタはトランジスタの動作点と出力を駆動する電力とを設定するために、外部のバイアス源（図示せず）からのバイアス電圧又はバイアス電流を使用する。これらの外部バイアス源は、例えば、コモンエミッタ構成ではベース－エミッタ接合の電位及び／又はコレクタ－エミッタ接合の電位として電圧を印加するように構成される。例えば、バイアス源はエミッタ及びベース電極間に電圧を印加して、エミッタ障壁１１６内の電位、ひいては、エミッタ電極１１０からベース電極１１２への電子のトンネル確率を制御するために用いられてもよい。いったん放出されると、電子はエミッタ障壁１１６、ベース電極１１２、コレクタ障壁１１８をトンネルし、最終的に所与の収集効率でコレクタ電極１１４へとトンネルする。収集効率はベース電極１１２を妨げられずにトンネルする電子の割合の関数である。トンネル確率はベースへの印加電圧と他の材料特性とによって決定される。
【００２４】
図２は、エミッタ障壁に二重絶縁体構造を含むこのような接合トランジスタの一例を示している。このＮ－Ｉ－Ｉ－Ｎ－Ｉ－Ｎ（一般に、Ｎは非絶縁体層、Ｉは絶縁体層）トランジスタは従来のＭ－Ｉ－Ｍ－Ｉ－Ｍトンネル・ホットエレクトロン・トランジスタ構造を改良したものであり、
そのエネルギーバンド図が図２に示されている。Ｎ－Ｉ－Ｉ－Ｎ－Ｉ－Ｎトランジスタにおいては、エミッタトンネル接合がホットエレクトロンをベースに注入する。電子は弾道輸送（ｂａｌｌｉｓｔｉｃｔｒａｎｓｐｏｒｔ）によって薄い金属ベースを走行する。弾道輸送は散乱に支配されない速度を有する（例えば、電子の）動きであると理解され、その速度は平衡熱運動速度より大きい。それに対し、共鳴トンネルは準定常エネルギーレベルを介しての電子の動きである。
【００２５】
注入された電子がコレクタ障壁を乗り越えるに十分なエネルギーを有する場合、それらの電子は弾道経路を進んでコレクタ金属に到達する。他方、ベース－エミッタ電位を制御するベース内の比較的冷たい（ｃｏｌｄ）電子はコレクタ障壁を乗り越えるに十分なエネルギーを有していない。トランジスタの電流利得は、エミッタからコレクタへのホットエレクトロン電流のベース電流に対する比によって決定される。先出の１８５特許及び７８４特許に開示されているように、Ｎ層は例えば、これらには限られないが、金属、半金属（ｓｅｍｉ－ｍｅｔａｌ）、金属シリサイド及び金属窒化物などの多様な材料で形成されてもよい。
【００２６】
引き続き図２を参照するに、Ｎ－Ｉ－Ｉ－Ｎ－Ｉ－Ｎホットエレクトロン・トランジスタ構造に対応するエネルギーバンド図２００が例示されている。エネルギーバンド図２００はｘ軸２０２（薄膜積層体の厚さｔを表している）及びｙ軸２０４（エネルギーＥを表している）を有している。Ｎ－Ｉ－Ｉ－Ｎ－Ｉ－Ｎホットエレクトロン・トランジスタ構造のエネルギーバンド図２００の各種部分は、エミッタ電極２１０、ベース電極２１２、コレクタ電極２１４、エミッタ障壁構造２１６及びコレクタ障壁構造２１８に対応している。エミッタ障壁構造２１６は第１の絶縁体層２１６Ａ及び第２の絶縁体層２１６Ｂを含んでいる。すなわち、エミッタ電極２１０、ベース電極２１２及びコレクタ電極２１４はＮ－Ｉ－Ｉ－Ｎ－Ｉ－Ｎホットエレクトロン・トランジスタ構造の“Ｎ”層に対応し、エミッタ障壁構造２１６の第１の絶縁体層２１６Ａ及び第２の絶縁体層２１６Ｂ並びにコレクタ障壁構造２１８はＮ－Ｉ－Ｉ－Ｎ－Ｉ－Ｎホットエレクトロン・トランジスタ構造の“Ｉ”層に対応している。エミッタ電極２１０とベース電極２１２との間に印加されるバイアス電圧（図示せず）は、エミッタ電極２１０からの弾道電子２２０を生じさせる。弾道電子２２０の電子エネルギー分布２２１は矢印で表されたエネルギー準位２２２付近を中心とするピークを有する曲線によって表されている。エネルギーバンド図２００によって表されたトランジスタ構造に二重絶縁体構造（すなわち、第１の絶縁体層２１６Ａ及び第２の絶縁体層２１６Ｂ）を使用することにより、例えば、電子エネルギー分布２２１の狭ピーク幅化がもたらされ、それによってトランジスタの効率が向上される。
【００２７】
さらに、ベース電極及びコレクタ電極の一方又は双方を形成するために、半金属材料、金属シリサイド又は金属窒化物が使用されてもよい。例えばコバルトシリサイド（ＣｏＳｉ２）やタングステンシリサイド（ＷＳｉ２）等の金属シリサイドは、導電率及びキャリア濃度が金属と半導体のそれらの間にあるという点で半金属性である。半金属は高い導電率と高い電流利得との間でトレードオフを示す。
【００２８】
薄膜トランジスタの特性を改善する助けとなり得るもう１つの重要なことは、エミッタ障壁及びコレクタ障壁の一方又は双方の成形である。障壁は、トランジスタ素子を走行する電子が成形されたエネルギーバンドに遭遇するように、片側又は両側で薄膜の電子的特性の傾斜を制御することによって成形され得る。例えば、障壁を形成する際に組成、電子親和力、電荷中性準位、電子質量や誘電率などの因子を変えることによって、障壁の成形は実現されてもよい。曲線的なコレクタ障壁は、例えば、電極と障壁との界面でのホットエレクトロンの反射を抑制する。また、成形されたエミッタ障壁により、エミッタ電極からベース電極へ向けての電子放出の狭幅化がもたらされる。
【００２９】
薄膜トランジスタへの更にもう１つの改良は、エミッタ障壁及びコレクタ障壁の一方又は双方に低い障壁を使用することである。低い障壁を使用することにより、従来の薄膜トランジスタで使用される高い障壁の場合とは対照的に、高い導電率（高速性）とホットエレクトロンの低い散乱率（高利得）との双方が得られる。
【００３０】
本発明に係るＮ－Ｉ－Ｉ－Ｎ－Ｉ－Ｎトランジスタには従来技術に対して様々な利点が存在する。Ｎ－Ｉ－Ｉ－Ｎ－Ｉ－Ｎトランジスタは半導体及びエピタキシーの使用なしでも形成され得る薄膜デバイスである。例えば、Ｎ－Ｉ－Ｉ－Ｎ－Ｉ－Ｎトランジスタは多様な基板上に形成され得るように、完全に金属と絶縁体とで（すなわち、Ｍ－Ｉ－Ｉ－Ｍ－Ｉ－Ｍ構造として）形成されてもよい。Ｎ－Ｉ－Ｉ－Ｎ－Ｉ－Ｎトランジスタの堆積及び処理の温度は、例えばフレキシブル高分子基板などの、高温処理に耐えられない基板に適合するように低くされる。また、Ｎ－Ｉ－Ｉ－Ｎ－Ｉ－Ｎは高速デバイスであり、その遮断（ｃｕｔ－ｏｆｆ）周波数（ｆＴ）はテラヘルツ領域まで伸び得る。
【００３１】
図４Ａ及び４Ｂは、本発明に係るＮ－Ｉ－Ｉ－Ｎ－Ｉ－Ｎトンネル・ホットエレクトロン・トランジスタ構造を示している。図４Ａは本発明に係る改良されたＮ－Ｉ－Ｉ－Ｎ－Ｉ－Ｎトンネル・ホットエレクトロン・トランジスタに対応するエネルギーバンド図４００を示している。エネルギーバンド図４００はエミッタ電極４１０、ベース電極４１２、コレクタ電極構造４１４、エミッタ障壁構造４１６及びコレクタ障壁構造４１８のエネルギーバンド準位を含んでいる。エミッタ障壁構造は第１の絶縁体層４１６Ａ及び第２の絶縁体層４１６Ｂを含む二重絶縁体構造を有している。ベース電極４１２は金属シリサイドで形成されている。さらに、コレクタ電極構造４１４は金属シリサイド層４１４Ａ及び金属層４１４Ｂを含んでいる。図４Ｂは、エネルギーバンド図に対応するＮ－Ｉ－Ｉ－Ｎ－Ｉ－Ｎトンネル・ホットエレクトロン・トランジスタ４５０（及び等価回路図）の部分立面図を示している。
【００３２】
図４Ａのエネルギーバンド図４００及び図４Ｂの立面図で表されるＮ－Ｉ－Ｉ－Ｎ－Ｉ－Ｎトンネル・ホットエレクトロン・トランジスタは、本発明によって提供される従来技術に対する様々な改善を具体化するものである。このＮ－Ｉ－Ｉ－Ｎ－Ｉ－Ｎトランジスタに含まれる改善には様々な要因が寄与している。
【００３３】
半導体トランジスタと比較して、図４Ｂのトランジスタ構造の応答性は以下に起因して高速である：１）膜と活性接合領域とが薄いことによりキャリア輸送時間が短い；２）デバイスまでとデバイス内とに金属性あるいは半金属性の導電層を使用することにより、特に、薄いベース層内の、また特に数百ギガヘルツを超える周波数で、直列抵抗が低減される；３）高い微分導電率のＮ－Ｉ－Ｉ－Ｎエミッタ構造を用いることにより、低いエミッタ抵抗と高いトランスインピーダンス利得がもたらされる；及び４）低誘電率の基板材料を用いることにより基板の寄生容量が低減される。Ｎ－Ｉ－Ｉ－Ｎ－Ｉ－Ｎトランジスタに含まれる膜が薄いため、エミッタ障壁を通過するトンネル時間は１フェムト秒程度である。さらに、ベース電極４１２（およそ１０ｎｍ厚さ）とコレクタ障壁構造４１８（およそ８ｎｍ厚さ）とを横切るホットエレクトロンの弾道輸送は、０．１ピコ秒程度又はそれ未満である。図４Ａ及び４Ｂに示されるトランジスタにおいては、高い導電率の金属リード線が接合までの全長にわたって延在しており、それによって半導体デバイスと比較すると寄生抵抗が大幅に低減されるとともに、高い最大発振周波数（ｆｍａｘ）がもたらされる。また、ある特定材料の高周波での導電率はその材料のプラズマ周波数によって制限されることが知られている。半導体のプラズマ周波数は最大で１ＴＨｚ程度であるが金属のプラズマ周波数は紫外線領域にあり、その結果、Ｎ－Ｉ－Ｉ－Ｎ－Ｉ－Ｎトランジスタの電極層の高周波導電率は半導体デバイスのそれより遙かに高いものとなる。加えて、エミッタ障壁に二重絶縁体構造を用いることにより比較的低い直流バイアス電流での高トランスコンダクタンス利得のための高い微分導電率が可能となり、それによって高い遮断周波数ｆＴが得られる（二重絶縁体構造の詳細は、例えば先出の７８４特許にて開示されている）。さらに、一般に用いられている半導体基板は高誘電率を示すことが知られているが、Ｎ－Ｉ－Ｉ－Ｎ－Ｉ－Ｎトランジスタは多様な基板と相性が良いので、Ｎ－Ｉ－Ｉ－Ｎ－Ｉ－Ｎトランジスタは低誘電率の基板上に製造されることができ、故に、寄生容量が最小化される。
【００３４】
従来のＭ－Ｉ－Ｍ－Ｉ－Ｍ及びその他のホットエレクトロン・トランジスタと比較して、図４Ａのトランジスタは電流利得性能に幾つかの改善を組み入れている。第１に、エネルギーバンド図４００のコレクタ障壁部分が有する成形された特徴は、ベース電極－コレクタ障壁－コレクタ電極構造の界面での電子の反射を低減する助けとなる。加えて、半金属性のベース及びコレクタ層（金属シリサイド層として図４Ａに標示されている）はまた、通常の金属層と比較してこれらの界面での電子の反射を低減する。第２に、Ｍ－Ｉ－Ｉ－Ｍトンネルエミッタは単純なＭ－Ｉ－Ｍエミッタ構造より高い微分導電率と放出される電子の狭いエネルギー広がりとを示す。第３に、金属のフェルミエネルギー準位と絶縁体の伝導帯エッジとの間の低い障壁高さは、電子の反射と弾性電子散乱とを低減する。上述の改善要因の詳細についてはこの後すぐに説明する。
【００３５】
改善された薄膜トランジスタの開発は本出願人による或る重要な認識に導かれている。具体的には、本出願人は非絶縁体層と絶縁体層との結合に基づく薄膜トランジスタにおける利得制限過程の物理、並びにこれらの利得制限機構を克服する方策について認識し、完全に分析するに至った。認識されたのは、ホットエレクトロン・トランジスタの電流利得は以下の４つの機構：すなわち、１）ベース電極でのホットエレクトロン散乱；２）ベース－コレクタリーク電流；３）注入されたホットエレクトロンのエネルギー分布広がり；及び４）電極－障壁界面での量子力学的反射；によって制限されることである。
【００３６】
これら４つの機構の各々について図５と図２と参照しながら説明する。図５は、図２に示されたＮ－Ｉ－Ｉ－Ｎ－Ｉ－Ｎホットエレクトロン・トランジスタのエネルギーバンド図２００の構成要素を、先述の４つの利得制限機構とともに含んでいる。図５に示される利得制限機構は、ベースにおけるホットエレクトロン散乱効果５０５（下向きの矢印と囲み数字の１とで表されている）、ベース－コレクタリーク電流５１０（水平の矢印と囲み数字の２とで表されている）、注入されたホットエレクトロンのエネルギー分布広がり５２０（電子エネルギー分布曲線２２１のそれぞれの側の矢印の対と囲み数字の３とで表されている）、及び電極－障壁界面での量子力学的反射（曲線の矢印と囲み数字の４とで表されている）を含んでいる。
【００３７】
ベース電極でのホットエレクトロン散乱５０５は電子－電子相互作用及び電子－フォノン相互作用による弾性散乱である。このような弾性散乱はコレクタ障壁を乗り越えるに十分なエネルギーを有するホットエレクトロンの数を減少させる。既知の通り、散乱確率はフェルミ準位を超える電子エネルギーの増加に伴って急激に増大する。
【００３８】
このホットエレクトロン散乱の問題は、例えばニオブ（Ｎｂ）－五酸化ニオブ（Ｎｂ２Ｏ５）、タンタル（Ｔａ）－酸化チタン（ＴｉＯ２）及びＴａ－酸化タンタル（Ｔａ２Ｏ５）等の低いトンネル障壁（例えば、２ｅＶ未満）を用いることと、例えば金属シリサイド等の半金属性ベース電極を用いることとによって解決され得る。従来のＭ－Ｉ－Ｍ－Ｉ－Ｍ構造は例えば酸化アルミ（Ｎｂ２Ｏ５）等の高い障壁の酸化物を使用しており、完全に冷やされない限り、電流利得を大幅に制限していた。注入されたホットエレクトロンが散乱されずに弾道的にベース電極を横断する確率はベース輸送係数αＢで与えられる：
【００３９】
【数１】
イメージ ID=000003

ここで、ｘＢはベース電極の厚さ、ＬＢはベース電極を形成する材料における平均自由工程（単位はｎｍ／ｅＶ２）であり、そしてＶｅはフェルミ準位より高いホットエレクトロン・エネルギーである。金属におけるＬＢの典型値は２０ｎｍ／ｅＶ２程度である。故に、例えば、１０ｎｍのベース電極を横断する０．３ｅＶのホットエレクトロンは、およそαＢ～０．１４のベース輸送係数を有することになる。本出願人は半金属におけるホットエレクトロン散乱長に関する如何なる公表データも認識していないが、半金属における自由電子濃度（およそ１０２２ｃｍ－３）は金属と比較して低いため、半金属の散乱長は従来の金属におけるそれよりも長いものであると考えられる。半金属における電子－フォノン散乱率及び欠陥散乱率は検討されておらず、先述の効果は更なる実験的検討により定量化されるべきである。
【００４０】
第２の、ベース－コレクタリーク電流５１０（又は暗電流）の問題は、コレクタ障壁のエネルギーバンド高さが低すぎる場合に、ベース電極内のコールドエレクトロンがコレクタ障壁を介してコレクタ電極にトンネルする場合があり、またその逆も然りであるという事実に起因している。この異質のトンネル電流はベース－コレクタリーク電流を構成し、トランジスタの電流利得を低下させる。
【００４１】
ベース－コレクタリーク電流の問題は、コレクタ障壁のエネルギーバンドの高さ、幅及び形状を適切に選定することによって解決され得る。コレクタ障壁のエネルギーバンド高さの選定は、ホットエレクトロン散乱の低減（低い障壁高さを要する）とベース－コレクタトンネル電流の低減（高い障壁高さを要する）との間でトレードオフの関係にある。本出願人はデバイスモデルを用い、０．３ｅＶから０．８ｅＶの範囲のエネルギーバンド高さを有するコレクタ障壁は、これら２つの競合要因間の優れたトレードオフをもたらすことを見出した。また、ベース－コレクタリーク電流の問題は、ホットエレクトロン散乱問題を参照して先述されたように、より低いコレクタ障壁のエネルギーバンド高さを用いることによって当然に軽減され得る。なぜなら、低誘電率材料を用いることによって量子力学的な鏡像力（ｉｍａｇｅ ｆｏｒｃｅ）が増大され得るからである。
【００４２】
同様に、コレクタ障壁のエネルギーバンド厚さの選定はデバイスの速度とリーク電流との間でトレードオフの関係にある。より厚い障壁はより低いリーク電流をもたらすが、障壁を横切る弾道電子の輸送時間は増大することになる。すなわち、１０７から１０８ｃｍ／ｓまでの間である弾道速度で走行するホットエレクトロンが２０ｎｍの障壁を横断するには、５ｎｍの障壁を横断するのに要するより長い時間を要する。さらなる問題は、弾道電子が散乱するとともに熱運動化して障壁の伝導帯エッジまで下がってくる場合である。本発明に係るデバイスで使用される障壁は一般にアモルファス材料を含んでいるので、電子伝導（すなわち、ドリフト及び拡散）の移動度は非常に低い。従って、所与の電子がコレクタ電極に到達するための時間は、電子が熱運動化する場合には有意に増大することになる。故に、障壁の厚さは熱運動化による衝突確率を最小化するように選定されるべきである。
【００４３】
さらに、コレクタ障壁のエネルギーバンド形状はホットエレクトロンの通過確率に多大な影響を有する。同様に、実効的な障壁のエネルギーバンド高さは障壁のエネルギーバンド高さの平均値にほぼ等しいので、障壁のエネルギーバンド形状はベース－コレクタリーク電流に影響を及ぼす。故に、リーク電流はまた、ホットエレクトロンの通過に関して適切な障壁のエネルギーバンド形状を選定する際にも考慮されるべきである。この点については以下の適切箇所にて詳細に説明する。
【００４４】
第３の、注入されたホットエレクトロンのエネルギー分布広がり５２０の問題は、エミッタ障壁をトンネルする電子は唯一のエネルギーを有するわけではないという事実に起因している。すなわち、エミッタ障壁から出てくる電子はエネルギーの広がりを有するホットエレクトロンである。非常に熱い（すなわち、高エネルギー）電子は遙かに大きい弾性散乱確率を有する一方で、比較的冷たい（すなわち、低エネルギー）電子は低いコレクタ障壁通過確率を有するので、トランジスタの利得が低下される結果となる。
【００４５】
ホットエレクトロンのエネルギー広がりは、エミッタ障壁に二重絶縁体構造を含めることによって解決され得る。様々な二重絶縁体構造の詳細については先出の７８４特許及び１８５特許にて説明されている。図６Ａは、放出された電子の分布を狭くすることを例示しており、単一の絶縁体エミッタからの理論的なホットエレクトロン分布が二重絶縁体構造を含むエミッタのそれと比較されている。図６Ａは、単一絶縁体Ｍ－Ｉ－Ｍエミッタ及び二重絶縁体Ｍ－Ｉ－Ｉ－Ｍエミッタから注入されたホットエレクトロンのエネルギー分布の比較を示している。図６Ａは、第１のグラフ６０１Ａと第２のグラフ６０１Ｂとを含む複合グラフ６００を有している。グラフ６００の上部は、単一絶縁体Ｍ－Ｉ－Ｍエミッタエネルギーバンド図６１０Ａのための、距離に対応する第１のｘ軸６０２Ａとエネルギーに対応するｙ軸６０４Ａとを有している。ｙ軸６０４Ａと、電流に対応する第２のｘ軸６１５Ａとは、電流－エネルギー分布曲線６２０Ａのための軸である。同様にグラフ６００の下部は、二重絶縁体Ｍ－Ｉ－Ｉ－Ｍエミッタエネルギーバンド図６１０Ｂのための、距離に対応する第１のｘ軸６０２Ｂとエネルギーに対応するｙ軸６０４Ｂとを有している。また、電流－エネルギー分布曲線６２０Ｂがｙ軸６０４Ｂ及び第２のｘ軸６１５Ｂ上に示されている。電流－エネルギー分布曲線６２０Ａと６２０Ｂとを比較することで理解されるように、エミッタの二重絶縁体構造は遙かに狭い電流／エネルギー分布ピークを生じさせる。二重絶縁体構造を含むエミッタからのホットエレクトロンの狭い分布は電流利得を増大させる結果となる。
【００４６】
引き続き図６Ａを参照するに、二重絶縁体構造を含むエミッタに起因する狭い電子分布は、例えば周波数乗算器や短パルス発生器などの、Ｎ－Ｉ－Ｉ－Ｎ－Ｉ－Ｎトランジスタの一部の非伝統的用途においても有用となり得るものである。Ｎ－Ｉ－Ｉ－Ｎダイオード構造は逆バイアスでの低電流性の更なる利益をもたらすものであり、それはスイッチング用途において有用となり得る。逆バイアスでの低電流性は薄い凹凸型エミッタ金属を用いることによって更に促進され得る。その薄い凹凸型エミッタ金属は、例えば、高圧且つ低陰極電圧でのスパッタリングによって形成され得る。図６Ｂは、このような凹凸型コレクタ電極の一例を示しており、例示されているトランジスタ６５０は、二重絶縁体エミッタ障壁（第１の絶縁体層６５４及び第２の絶縁体層６５６を有する）を含み、コレクタ電極６５８はコレクタ障壁１１８から離れた側に階段状の凹凸を有するように示されている。
【００４７】
第４の、非絶縁体－絶縁体界面でのホットエレクトロンの量子力学的反射５３０の問題は、４つの利得制限機構の中で解決するのに最も能力を試される問題である。非特許文献１１によれば、パラジウム（Ｐｄ）－二酸化シリコン（ＳｉＯ２）－シリコン（Ｓｉ）構造においてホットエレクトロンの振動的通過（ｏｓｃｉｌｌａｔｏｒｙｔｒａｎｓｍｉｓｓｉｏｎ）が実験的に観測されている。本出願人は、概して、量子力学的反射の問題の抑制には、薄膜トランジスタ素子を横切る波動関数のコントラストの低減が必要であるとの認識に至った。本出願人は、この後すぐに詳細に説明されるように、この重要な問題を解決するための２本柱の手法を提案する。
【００４８】
第１の手法は、ベース及びコレクタ電極とコレクタ障壁との間の波動関数のコントラスト、すなわち、電極の伝導帯エッジ（ＥｅＶだけフェルミ準位の下側）と絶縁体のそれ（コレクタ障壁の頂部）との間のエネルギー差を最小化するために、半金属性のベース及びコレクタ電極を使用することに基づくものである。例えばアルミニウムや銅などの典型的な金属はフェルミ準位より１０ｅＶ程度下側に導電体エッジを有する。例えばニオブや銀などの或る特定のその他の金属はフェルミ準位より５ｅＶ程度下側に導電体エッジを有するため、本発明に係るトランジスタにおいて使用するには、これらの金属がより好ましい。さらに、金属シリサイドはおよそ１０２２ｃｍ－３のキャリア濃度を有するので、この情報を外挿して、金属シリサイドはたった１ｅＶから２ｅＶの導電帯深さを有することが推定される。
【００４９】
図７は、ホットエレクトロンの通過率Ｔ（Ｅ）への導電帯深さの影響を示している。図７は、様々な導電帯深さの値に関して計算されたホットエレクトロン通過率曲線を組み合わせた複合グラフ７００である。挿入図は計算に使用されたモデル、すなわち、側面に第１の電極７２０と第２の電極７４０とが位置する方形の障壁７１０を例示している。この計算においては、障壁は４ｎｍの厚さと０．７７ｅＶのエネルギーバンド高さを有すると仮定している。電極のフェルミエネルギーはＥ＝０ｅＶにあると仮定している。凡例内に与えられている数字は電極のフェルミ準位から下方の導電帯深さ（Ｅｃ、単位はｅＶ）に対応している。図７より、導電帯深さを１ｅＶから２ｅＶに低減することにより、図中に振動深さとして観察される電子の反射が許容可能な値まで低減されることが見て取れる。
【００５０】
電極に金属シリサイドを使用する更なる利点は、それらが標準的な集積回路プロセスと相性が良いことである。従来の金属ではなく半金属性のベース及びコレクタ材料を用いることのトレードオフはベース電極抵抗の増大である。ベース電極抵抗の増大は、次式で与えられるトランジスタの最大発信周波数ｆｍａｘを低下させる：

ここで、ｆＴはトランジスタの遮断周波数（エミッタ接合容量とバイアス状態でのエミッタ微分抵抗とで決定される）、ＲＢは小信号ベース信号であり、ＣＣはコレクタ接合容量である。半金属性ベース電極を用いる場合、ベース電極として半金属のより厚い層を用いること、及び／又は例えばタングステン等の高導電率金属の薄い層を付加することによりベース抵抗は低減され得る。しかしながら、何れの方法もトランジスタの利得を幾分低下させるものである。なぜなら、それらはベース電極内で散乱されるホットエレクトロンを増加させる傾向にあるとともに、従来の金属と半金属層との界面はホットエレクトロンを付加的に反射するからである。
【００５２】
これに関連し、トランジスタ動作は図７に示されるような発振ピークの１つでの動作に制限され得る。さらに、ホットエレクトロンの収集と微分抵抗ＲＳとを高め、また電磁フィードバックを提供するために、強磁性絶縁体及び／又は金属がエミッタ又はコレクタ領域と併せて用いられてもよい。微分抵抗ＲＳは入力、例えば振動電圧Ｖｃｏｓ（ｗｔ）、から見たバイアス点での抵抗である。
【００５３】
複数層の金属の手法は、ベース電極の従来からの金属層とコレクタ障壁との間に１／４波長の反射防止層を作成するように更に改良されてもよい。さらには、半金属性層の厚さと導電帯深さとが、ある特定のエネルギーで３つの層の干渉効果がホットエレクトロンの反射をゼロにする傾向を有するように選択される場合、それに従ってトランジスタの利得は増大され得る。
【００５４】
量子力学的反射を低減する第２の手法はコレクタ障壁のエネルギーバンドの傾斜を利用することに基づくものである。例えば、酸化物の導電体エッジの物理的成形ではなく障壁の組成変化によって、“成形された”障壁が得られ得る。傾斜制御されたエネルギーバンドは、例えば、コレクタ酸化物を低障壁材料から高障壁材料へ、そして再び低障壁材料へと徐々に変化させ（例えば、Ｎｂ２Ｏ５－Ｎｂ２ｘＴａ２－２ｘＯ５－Ｔａ２Ｏ５）ることによって実現され得る。この手法はＩＩＩ－Ｖ族半導体トランジスタ構造でうまく適用させているが、半導体以外のトランジスタ技術へのこの手法の適用については本出願人は見聞きしたことがない。
【００５５】
図８は、図７と併せて、相異なる様式のコレクタ障壁の傾斜効果を比較するものである。図７の挿入図に示されるように複合グラフ７００は、様々な導電帯深さの方形障壁に関して計算されたホットエレクトロン通過率曲線を表している。図８は、様々な導電帯深さの値を有する放物線状障壁に関して計算されたホットエレクトロン通過率曲線を組み合わせた複合グラフ８００を示している。挿入図は計算に使用されたモデル、すなわち、側面に第１の電極８２０と第２の電極８４０とが位置する放物線状障壁８１０を例示している。図８においては凡例に表されるように、方形障壁エネルギーバンドの通過率が放物線状障壁エネルギーバンドのそれと比較されている。図８は、コレクタ障壁の放物線状傾斜は方形コレクタ障壁の場合に対して、ホットエレクトロンの反射を有意に低減することを示している。
【００５６】
図９は、相異なるように傾斜されたコレクタ障壁の効果を比較するものである。図９においては凡例に表されるように、方形、放物線状、半放物線状、円形、半円形、直線傾斜、及び半直線傾斜の障壁エネルギーバンドを含む構造を通過する電子の通過率が比較されている。方形障壁構造の一例は、例えば、図７の挿入図に示され、放物線状障壁エネルギーバンドは図８の挿入図に示され、そして丸められた構造は図４Ａに示されている。図９は、様々なコレクタ障壁形状に関するトンネル確率を電子エネルギーの関数として示すグラフを含んでいる。０ｅＶの導電体オフセットと０．４ｅＶの障壁高さが仮定されている。表記“半”は、コレクタ障壁の先頭側（すなわち、ベース電極側）のエッジのみが成形されると仮定するものである。図９より、コレクタ障壁エネルギーバンドの一方の側を傾斜させることは振動を抑制するが、コレクタ障壁エネルギーバンドの両側を傾斜させることは量子力学的反射の大幅な低減を生じさせることが見て取れる。理想的には、障壁エネルギーバンドの伝導帯エッジを金属の伝導帯エッジから最大障壁エネルギーバンド高さまで傾斜させた後に最小高さまで戻すように傾斜させることにより、ホットエレクトロン反射は最も大幅に抑制される。実際のデバイスの製造における最も近い手法は、障壁材料のエネルギーバンドを可能な限り低いエネルギーから傾斜させるものである。
【００５７】
ベース－コレクタリーク電流の低減に関する部分で説明されたように、ホットエレクトロンの量子力学的反射は、より低い障壁エネルギーバンドを用いることにより当然に軽減される。この効果は、例えば低誘電率の絶縁体を用いることによって高められ得る量子力学的な鏡像力に起因するものである。電子親和力は同様であるが誘電率は異なる絶縁体を使用することもまた、薄膜トランジスタ構造全体の伝導帯傾斜すなわち電界の調整に寄与し得る。
【００５８】
ホットエレクトロンの量子力学的反射は、１に近い電子トンネル質量（ｅｌｅｃｔｒｏｎ－ｔｕｎｎｅｌｍａｓｓ）を有する絶縁体を組み込むことによって更に低減され得る。このような材料を用いることにより、トンネル確率の振動深さを縮小させながら、同時に、振動周波数を高めながら、ベース－コレクタ暗電流が低減され、それによってエネルギー範囲全体にわたる平均トンネル確率が高められる結果となる。
【００５９】
より広く、本出願人は、効率的で高速な薄膜トランジスタ素子の製造において全般的に検討すべきことは、弾道電子がデバイスを横断するときの薄膜層群全域での波動関数マッチングを考慮することであるとの認識に至った。換言すれば、種々の薄膜層の形成に際して適切な材料と製造技術を選択することにより、各々の薄膜層の波動関数の操作、及び各層間の界面での電子反射は所望のように調整され得る。例えば、ある特定の材料が薄膜トランジスタ構造内で使用されるために、その層の所望の誘電率特性又は化学組成をその材料が示すことを理由にして選択され得る。所与の薄膜層の波動関数は、例えば、（例えば、放物線状エネルギーバンド形状を実現するように）その層の組成を傾斜させること、（例えば、強磁性体の場合に）磁界を印加若しくは生成すること、又はその層に表面組織（ｓｕｒｆａｃｅｔｅｘｔｕｒｅ）を付加することによって、さらに影響され得る。同様に、二重絶縁体構造を例えばエミッタ障壁内に設けることにより、より狭い分布の放出電子（すなわち、より単色エネルギーに近い電子）がトランジスタ内に実現され得る。例えば電子エネルギー分布幅や界面での電子反射などの薄膜トランジスタのある特定の特性の調整が、波動関数マッチングを考慮することによって操作され得ることの可能性についての認識は、薄膜トランジスタの従来技術に対する有意な進展である。また、フェルミ準位ピンニングと、ベース電極－コレクタ障壁界面及びコレクタ障壁－コレクタ電極界面におけるトラップ分布状態とは、伝導帯の不連続性を最小化することに役立つように使用され得るものである。
【００６０】
上述の本発明に係るトンネル・ホットエレクトロン・トランジスタを補完するものとして、ホットホール輸送に基づく薄膜トンネルトランジスタについて詳細に説明する。
【００６１】
図３は、Ｍ－Ｉ－Ｍ－Ｉ－Ｍホットホール・トランジスタのエネルギーバンド図を示している。図２に示されるホットエレクトロン・トランジスタと比較して、エネルギーバンドが逆になっている。すなわち、トンネルする正孔に対する障壁高さは金属のフェルミエネルギーと絶縁体の価電子帯エッジとの間のエネルギー差である。
【００６２】
引き続き図３を参照するに、Ｎ－Ｉ－Ｎ－Ｉ－Ｎホットトランジスタ構造に対応するエネルギーバンド図３００が例示されている。エネルギーバンド図３００の様々な部分はＮ－Ｉ－Ｎ－Ｉ－Ｎホットホール・トランジスタを形成する、エミッタ電極３１０、ベース電極３１２、コレクタ電極３１４、エミッタ障壁構造３１６及びコレクタ障壁構造３１８を含む様々な層に対応している。ホットホール３２０はエミッタ電極から放出され、コレクタ障壁を乗り越え、そしてコレクタ電極で収集される。
【００６３】
図３に例示されるような上記デバイスを実現するため、金属の仕事関数と絶縁体の電子親和力との差は、絶縁体のバンドギャップに電子親和力を足したものと金属の仕事関数との差より大きくされるべきである。あるいは、電子のトンネルを抑制するために外的制御手法が用いられてもよい。
【００６４】
本発明に係る技術に従って、（図３に例示されるような）基本的なＭ－Ｉ－Ｍ－Ｉ－Ｍホットホール・トランジスタへの幾つかの改良が実現され得る。例えば、エミッタ障壁に二重絶縁体構造を組み込むことは、ホットエレクトロン・トランジスタを参照して上述されたのと同一の効果を生じさせるものである。加えて、二重絶縁体構造はコレクタ障壁にも含まれてもよく、それはベース－コレクタリーク電流を低減させ、且つホットホール通過率を増大させる助けとなり得る。さらに、コレクタ障壁エネルギーバンドを傾斜させることは非絶縁体－絶縁体界面でのホットホールの反射を低減させるものである。また、ホットエレクトロンデバイスでのように、ベースとコレクタの電極材料を適切に選択することにより、ホットホールの反射が最小化され得る。
【００６５】
ホットエレクトロンデバイスとホットホールデバイスとの主な相違点は、ホットエレクトロンデバイスでは電子は金属の伝導帯から絶縁体の伝導帯にトンネルすることである。ホットホールの場合には、正孔は金属の伝導帯からコレクタ障壁の価電子帯にトンネルする。
【００６６】
続いて、本発明に係る薄膜トランジスタを製造するための２つの方法、すなわち、１）積層体（ｓｔａｃｋ）プロセス、及び２）平面（ｐｌａｎａｒ）プロセスについて説明する。
【００６７】
積層体プロセスと呼ばれる第１の方法は、ＭＩｘＭｘＩｘＭトランジスタ積層体の全体を単一の真空堆積系で堆積することを含むものである。先述のように、本明細書で参照される“Ｍ”層は適当な如何なる非絶縁体であってもよく、それには、例えば金属又は金属と金属以外との結合が含まれる。層群は様々な従来からの方法、例えば、これらには限られないが熱蒸着法、スパッタリング法、化学気相堆積法及び原子層エピタキシー、によって堆積され得る。構造体を大気に晒すことなく様々な堆積を別々のチャンバ内で実行するためにクラスター手段が使用されてもよい。積層体プロセスは層の厚さ、組成及び清浄度を最も制御できるものと考えられる。積層体プロセスは２つの分野すなわち材料と処理とに細分化され得る。材料の課題は、所望の電子的界面を作り出すために場合によって様々な堆積法を用いて積層体を堆積することである。処理の課題は、積層体中央の層内に埋め込まれている場合もある所望の層に対して、パターニングし、且つコンタクトを作ることを可能とする現像処理である。切断される領域が中間処理への耐性を有することが確実にされる場合、トランジスタの製造品又は積層体を多数の積層体に分割することが可能な場合もある。
【００６８】
最も基本的な形態の積層体の層群は、エミッタ金属、エミッタ－ベース酸化物、ベース金属、ベース－コレクタ酸化物、コレクタ金属を含んでいる。コレクタ金属の頂部表面は堆積後に大気に晒されることになるので、コレクタ金属の頂部に形成された自然酸化膜又は汚染を除去するために後続処理にて削り処理（ｍｉｌｌｉｎｇ）がその場（ｉｎ－ｓｉｔｕ）で用いられない限り、例えばＮｂＮ等の耐酸化性材料がコレクタ金属を覆うために用いられるべきである。ベース金属はホットエレクトロンの平均自由工程（およそ１００ｎｍであり、電子エネルギー及びベース金属に依存する）に対して薄く作られなければならない。ベース金属はまた積層体の“ダッグアウト”でなければならず、そのため、ベース金属は外部回路に接触させられる。ベース層への削り処理を容易にするためエッチング停止層が組み込まれてもよい。さらに、ベース層は露出されても酸化してはならない。これはキャップ層（例えば、ＮｂＮ）を組み込むことによって達成され得る。薄い（およそ１ｎｍから５ｎｍ）エミッタ酸化物は、単一エネルギーの電子ビームの放出を促進するように、隣接する複数の酸化物（又は金属）を組み入れていてもよい。厚い（及び４ｎｍから２０ｎｍ）コレクタ酸化物は、ベース－コレクタのバイアス電流を最小化しながら、放出されたホットエレクトロンの反射を低減するように、隣接する複数の酸化物又はシリサイドを組み入れていてもよい。なお、エミッタ、ベース及びコレクタは何れも金属として述べられているが、それらは半金属、シリサイド、半導体、超伝導体又は超格子であってもよい。同様に、エミッタ－ベース酸化物及びコレクタ－ベース酸化物は従来の酸化物に限定される必要はない。
【００６９】
以下で説明される製造プロセスは、単一の積層体堆積、反応性イオンエッチングＲＩＥ、及びパターニングされた金属層を形成するためのリフトオフ技術を利用するものである。パターニングされた金属層の形成は、化学的エッチング、反応性イオンエッチング、削り処理及びその他の技術によっても可能である。様々な基板がＭＩｘＭｘＩｘＭトランジスタを製造するのに使用可能であり、後述のプロセスではシリコン基板が用いられる。図１０Ａ乃至１０Ｘは、以下のような典型的なデバイスの製造プロセスの概要を示している。
【００７０】
１．例えば標準的なＳＰＭ、ＳＣ１、ＢＯＥ、ＳＣ２シーケンスを使用した十分な基板洗浄。
【００７１】
２．ＭＩｘＭｘＩｘＭトランジスタとシリコン基板との間の電気的分離を設けるための１μｍ未満の基板の熱酸化。
【００７２】
３．エミッタのコンタクトパッドの形成（デバイスへの電気接続のため）：
ａ．コンタクトパッド形状を定めるリソグラフィ：
ｉ．下塗液（ＨＭＤＳ）を６０００ｒｐｍで３０秒間スピン塗布、
ｉｉ．レジストを６０００ｒｐｍで３０秒間スピン塗布（時間及びスピン速度は使用される特定のレジストに依存する）、
ｉｉｉ．レジスト層をホットプレート上で１１０℃にて６０秒間プリベーク（時間及び温度は使用される特定のレジストに依存する）、
ｉｖ．レジスト層を１８秒間露光（露光時間は使用される特定のレジストとレジスト厚とに依存する）、
ｖ．レジスト層を現像液（４：１の比のＤＩ水と現像液）を用いて所定時間だけ現像（現像時間は使用される特定のレジストと現像液とに依存する）、
ｖｉ．現像液をＤＩ水で洗い流す、
ｖｉｉ．レジスト開口を洗浄するためのＯ２プラズマ洗浄；
ｂ．傷防止金属として機能する結合層の熱蒸着。これによりデバイスは電気的に探針を当てられ得る；
ｃ．コンタクトの酸化を防止し、且つ積層体のエミッタ層へのオーム性接触を促進するコンタクト層（３５ｎｍの金）の熱蒸着；
ｄ．余分な物質を除去するためのリフトオフ：
ｉ．低速のスピナー上でアセトンを用いてリフトオフ、
ｉｉ．アセトンを用いて超音波浴（リフトオフを強化する必要に応じて）、
ｉｉｉ．スピナー上でアセトンを用いてリフトオフ、
ｉｖ．スピナー上でイソプロピル・アルコールを用いて洗浄、
ｖ．脱水（ｓｐｉｎ ｄｒｙ）；
トランジスタの所望の大きさ及びリソグラフィ性能に応じて、この工程は複数工程に分割されてもよい。例えば、標準的な光学リソグラフィを用いて大きい配線がパターニングされ、電子ビームリソグラフィを用いてトランジスタからこれらの配線への接続が形成されてもよい。
【００７３】
４．ＭＩｘＭｘＩｘＭトランジスタ積層体の堆積。トランジスタ積層体はウェハ全体上に堆積されるか、リフトオフ工程で定められるウェハの特定領域に堆積されるかの何れでもよい。以下に示す積層体は、単一の真空堆積手段にて堆積される積層体の一例を提示するものである。
【００７４】
ａ．Ｎｂエミッタ金属（８０ｎｍ）－ エミッタ－ベース酸化物との障壁特性、ＣＦ４／Ｏ２内でのＲＩＥ削り能力、エッジ酸化物の形成能力、エミッタコンタクトとの優れた接着性のために選択される。この金属は例えば直接スパッタリングによって堆積される。
【００７５】
ｂ．Ｎｂ２Ｏ５／Ｔａ２Ｏ５エミッタ－ベース酸化物（２ｎｍ／２ｎｍ）－ このＩＩ構造は狭い幅の放出電子、ＣＦ４／Ｏ２内でのＲＩＥエッチング能力、及び反応性スパッタリングの容易さをもたらす。
【００７６】
ｃ．Ｎｂ／ＮｂＮ／Ｃｒ／Ｎｂベース金属（３ｎｍ／１ｎｍ／３ｎｍ／３ｎｍ）－ このベース金属は外側のエッジ上にＮｂを組み込んでおり、エミッタ－ベース酸化物及びベース－コレクタ酸化物との障壁特性、ＣＦ４／Ｏ２内でのＲＩＥ削り能力、及びエッジ酸化物の形成能力のために選択される。ＲＩＥエッチング停止層として機能するＣｒ層がベース金属内に配置されており、ＲＩＥエッチングがベース金属で正確に停止することを可能にするとともに、エッジを容易に酸化することを可能にする。ＮｂＮはＣｒが除去された後にベース電極の耐酸化性コンタクトをもたらす。この金属は例えば直接スパッタリングによって堆積される。窒化物は窒素プラズマ、反応性スパッタリング又は直接スパッタリングによって形成され得る。
【００７７】
ｄ．Ｎｂ２Ｏ５ベース－コレクタ酸化物（１０ｎｍ）－コレクタ酸化物を挟んで印加されたり生成されるバイアスに起因するベース－コレクタ電流を低減しながら、エミッタから到着したホットエレクトロンの通過を可能にするため、低くて幅の広いコレクタ酸化物が用いられる。急峻でない金属－酸化物界面を得るために酸化物の組成を変化させることは、障壁に衝突するホットエレクトロンの反射を低減するのに好ましいものである。この酸化物は例えば反応性スパッタリングによって堆積される。
【００７８】
ｅ．Ｎｂ／ＮｂＮコレクタ金属（２０ｎｍ／１ｎｍ）－ コレクタ金属は、コレクタ酸化物との障壁特性、ＣＦ４／Ｏ２内でのＲＩＥ削り能力、及び安定な窒化物であるＮｂＮとの相性の良さのために選択される。この金属は例えば直接スパッタリングによって堆積される。窒化物はプラズマ、反応性スパッタリング又は直接スパッタリングによって形成され得る。
【００７９】
５．コレクタ規定金属の堆積－コレクタ規定金属はＲＩＥエッチングのマスクを設けるために用いられ、それ自体がトランジスタのコレクタ－ベース側の大きさを規定する。Ｃｒ／Ａｕ（５ｎｍ／３５ｎｍ）を用いるリフトオフ処理が使用され得る。ＡｕはＲＩＥエッチングに対して回復力があり、トランジスタ及び外部探針／パッドへの優れた電気接触をもたらす。先行処理工程にてＮｂＮの頂部に発生し得る如何なる酸化物をも除去するために、５０：１のＨ２Ｏ：ＨＦディップ（ｄｉｐ）が用いられ得る。
【００８０】
６．コレクタ－ベースのＲＩＥ削り－ ＣＦ４／Ｏ２のＲＩＥ系を用いてトランジスタ積層体はベース金属内のＣｒエッチング停止層までエッチングされる。
【００８１】
７．エッチング停止層の除去－ ドライエッチング又はウェット化学的エッチングを用いて、コレクタ－ベース構造によって保護されていないベース内のＣｒ金属エッチング停止層が除去され、ベースのＮｂＮ層が露出される。
【００８２】
８．エミッタ規定金属の堆積－ エミッタ－ベースの大きさを規定するため、リフトオフ技術を用いてアルミニウムが積層体（コレクタ部分を含む）上に堆積される。Ａｌはエッチングマスクとして機能する。
【００８３】
９．積層体のエミッタ－ベース部分のＲＩＥエッチング。
【００８４】
１０．エッジの酸化－ エミッタ及びベース金属のエッジは保護とパッシベーションのためにここで酸化され得る。これは酸化物の堆積又は酸素プラズマの使用によって達成され得る。
【００８５】
１１．Ａｌエッチングマスクの除去－ ＡｌエッチングマスクはＡＺ４００Ｋを用いて容易に除去される。
【００８６】
１２。リフトオフ処理を用いてベースコンタクト金属が堆積される。Ｃｒ／Ａｕ（５ｎｍ／１８０ｎｍ）が露出されたベースのＮｂＮの頂部に堆積される。先行処理工程にてＮｂＮの頂部に発生し得る如何なる酸化物をも除去するために、５０：１のＨ２Ｏ：ＨＦディップ（ｄｉｐ）が用いられ得る。このプロセスはまたコレクタコンタクトを外部回路又は探針パッドまで延在させるコレクタ金属コンタクトを含んでもよい。
【００８７】
得られた構造はエミッタを積層体の底部に、コレクタを積層体の頂部に置いている。これは必然的なものではなく、エミッタ及びコレクタの配置は逆にされてもよい。用いられる堆積技術に応じて、ある特定の順序が有利となり得る。
【００８８】
平面プロセスと呼ばれる第２の製造方法は、ベースコンタクトとコレクタ又はエミッタのコンタクトを基板上にパターニングした後にトランジスタ構造の残りの部分を製造することを含むものである。この方法の利点は、薄いベース金属までエッチングする必要がなく、工程数の少ないプロセスとなることである。この方法の欠点は、ＭＩＭＩＭ積層体の堆積が２段階に分割される結果、トランジスタ構造の１つの界面が周囲大気に晒され、それにより、この界面と、場合により露出表面の自然酸化膜とが汚染される場合があることである。図１１Ａ乃至１１Ｉは、以下の典型的なデバイスの製造プロセスの概要を示している。
【００８９】
１．シリコン（又はポリシリコン）基板の表面洗浄
２．シリコン表面上のベース及びコレクタ（又はエミッタ）電極金属のパターニング
３．電極金属をシリコンに拡散させ、金属シリサイドを形成するためのウェハアニール
４．導電性シリサイド配線をシリコン表面に残しながら残りの金属を除去するためのウェハエッチング
５．コレクタ電極の上方の表面上へのコレクタ酸化物の堆積及びパターニング
６．トランジスタ構造の側方へのベース及びコレクタのコンタクト（典型的に金）のパターニング
７．表面上へのベース金属／エミッタ酸化物／エミッタ金属の積層体の堆積
８．トランジスタ接合の真上のベース電極の基礎をなすエッチングマスクのパターニング
９．コレクタの真上、且つベース電極を横切るベース－酸化物－エミッタの積層体を残しながら、残りの積層体をエッチング除去
１０．エッチングマスクの除去
１１．コレクタコンタクトの上方を中心とする厚いエミッタコンタクト層（典型的に金）のパターニング
１２．エミッタコンタクト層をマスクとして用いて、残りのエミッタ金属をエミッタ酸化物までエッチング。
【００９０】
続いて、金属－絶縁体薄膜トランジスタの用途について幾つか説明する。線形増幅器、発振器又はスイッチとしての通常用途に加え、むしろ新規の用途に有用となり得るホットエレクトロン／ホットホール・トランジスタの幾つかの態様について述べる。
【００９１】
１．線形増幅器／発振器
これらのトランジスタの言うまでもない用途は線形増幅器である。図１２Ａは、本発明に係るホットエレクトロン・トランジスタと本発明に係るホットホール・トランジスタとをプッシュプル構成で含んでいる線形増幅器１２００の等価回路図を示している。こうすることで、高周波回路における電力増幅器、低雑音増幅器又は発振器として有用となり得る。ホットエレクトロンデバイスとホットホールデバイスの双方を用い、プッシュプル増幅器構成が実現され得る。これらのデバイスは薄膜であり非常に高速であるため、例えば、可撓性のある電子技術、低損失又はフレキシブル基板上のマイクロ波回路、及びシリコンＣＭＯＳ又はＩＩＩ－Ｖ族の光電子技術と集積されたハイブリッド回路に用途を見出し得るものである。
【００９２】
２．ＳＰＤＴスイッチ
ホットエレクトロン（ホール）・トランジスタの興味深い特徴は、放出された電子はコレクタ障壁を乗り越えるに十分なエネルギーを有さなければならないが故に、これらトランジスタはゼロでないターンオン電圧を有することである。大部分の放出電子はベース－エミッタ電圧のエネルギーにほぼ等しいエネルギーを有するので、ターンオンの閾値はこの障壁高さにほぼ等しい。故に、閾値より大きいベース－エミッタ電圧では大部分のエミッタ電流がコレクタコンタクトまで流れるが、閾値より小さいベース－エミッタ電圧ではエミッタ電流はコレクタ障壁を乗り越えることができずにベースコンタクトへ流れ出る。このように、ホットエレクトロン・トランジスタは単極双投（ｓｉｎｇｌｅ－ｐｏｌｅｄｏｕｂｌｅ－ｔｈｒｏｗ；ＳＰＤＴ）スイッチとして機能する。図１２Ｂは、このようなデバイスの一例の等価回路図を示しており、図１２Ｃ及び１２Ｄは相異なるスイッチング状態についてのエネルギーバンド図を示している。
【００９３】
３．負性微分抵抗増幅器／発振器
上述のように、ベース－エミッタ電圧が増大するとエミッタ電流はベースからコレクタへと切り替えられる。電流が切り替わり始めると、結果はベースとエミッタとの間の負性微分抵抗となる。周知のように、負性微分抵抗（ＮＤＲ）は増幅及び発振に利用され得る。図１２Ｅは、このようなデバイスの等価回路図を示している。
【００９４】
４．マルチバイブレータ
マルチバイブレータの概念は上述のＳＰＤＴの概念から得られる。コレクタからベースへの適切なフィードバックにより、トランジスタはエミッタをコモン電極としてベースとコレクタ間で出力電流を発振させられ得る。図１２Ｆは、このようなデバイスの等価回路図を示している。単純化のため、バイアス回路は図１２Ｆには示されていない。
【００９５】
５．非線形増幅器／パルス発生器
上述のように、ホットエレクトロン・トランジスタは、放出電子がコレクタ障壁を乗り越えるに十分なエネルギーを有するときのターンオン閾値を有している。通常は、線形増幅器の均一な利得応答と、トランジスタが閾値より高い電圧で十分にバイアスされなければならないこととが望まれる。しかしながら、非線形な利得が有用な用途に遭遇することが時折ある。このような用途の１つが短パルス発生器のためのものである。
【００９６】
トランジスタは（上述の）ターンオン閾値でバイアスされる場合、電流利得はゼロからその最大値へと移行し、トランジスタの応答は非常に非線形なものである。そして、ベース－エミッタ間の振動的な入力電圧はコレクタ出力に一連の短い電流スパイクを作り出す。なぜなら、利得は閾値を上回る入力電圧に対して最も高く、閾値を下回る電圧に対してはゼロだからである。この電流スパイク系列が低い電圧揺動信号に変換され、適切な電圧レベルで非線形増幅器にフィードバックされる場合、その結果の出力スパイクはより一層狭くなる。ここで、適切な電圧レベルとは、入力信号の揺動がトランジスタの利得飽和点を超えてはならないことを意味しており、さもなければ信号スパイクは狭くされないことになる。出力スパイクが狭くされ得る限界は１／（２πｆｍａｘ）に等しく、今日考えられるＭＩＭＩＭトランジスタ構造に関しては、ベース抵抗に応じて１００ｆｓ程度に短くなり得る。究極的な限界は１／（２πｆＴ）である。
【００９７】
６．周波数乗算器
線形増幅器では均一な利得応答のために、コレクタ障壁での振動的な量子力学的反射の影響は最小化されるように努められる。しかしながら、周波数乗算などの特定の用途では、このような利得の鋭い変化を有利に利用することが望まれる場合がある。この場合、ホットエレクトロンの量子力学的反射による利得振動を低減することは計られない。入力ベース－エミッタ電圧が１つ又は複数のこれらの振動にわたってスイープされる場合、入力周波数の倍数における出力信号が生成される。故に、利得振動の１周期に十分に等しい電圧揺動を有する発振入力電圧が加えられると、出力信号は入力周波数の２倍の周波数になる。入力電圧が２つの利得振動にわたってスイープされる場合には、出力は入力周波数の４倍の周波数になる。
【００９８】
図１２Ｇは、これらの原理に基づくコモンエミッタ１４００の等価回路図を示している。コモンエミッタ１４００はＮＤＲ領域に基づくときＮＤＫ増幅器として動作する。線形用途か非線形用途かは、トランジスタの動作点に依存する。コモンエミッタ１４００はまた、トランジスタ設計を適切に選定することによって周波数乗算器としても動作する。コモンコレクタ構成又はコモンベース構成も同様に可能である。別個の部品群がＲＦ伝送線要素を含んでもよい。マッチング回路が負荷に前置されてもよく、且つ／或いは信号源に続いてもよい。さらに、フィルタ増幅器及び／又はカスケード増幅器も可能である。また、ＩＲ（赤外線）（又はテラヘルツ若しくはマイクロ波）検出器として、このデバイスはそのような入力を用いることにより動作し得る。
【００９９】
図１２Ｈは、（発振が電圧制御されるように）バラクタ・ダイオードを具備した発振器の等価回路図を示している。様々な構成、例えば、直列、コルピッツ、ハートレー、クラップ、コモンエミッタ、ベース若しくはコレクタ等、が可能である。
【０１００】
７．利得を有する非線形整流器／ミキサ
上述の用途と同様に、整流及びミキシング用途のための高い非線形性を提供するために、トランジスタの比較的鋭いターンオン応答が利用され得る。トランジスタはターンオン閾値でバイアスされるべきであり、入力信号はベース－エミッタ間であるべきである。出力信号はコレクタ電流である。ターンオンの非線形性の “鋭さ”、ひいては、整流又はミキシングの効率はエミッタからのホットエレクトロン分布の幅によって大きく制限される。この場合、ＭＩＩＭエミッタ構造の方がＭＩＭエミッタよりも有利である。ベース－コレクタ間のバイアス電圧もまた非線形性に影響を及ぼし、電圧（ベースに対してコレクタが正）が高いほど鋭いターンオンが得られる。
【０１０１】
トランジスタはバイアス電圧のおかげにより信号に電力利得を付加する。
【０１０２】
この整流／ミキサデバイスの従来の二端子ダイオードに対する更なる利点は、入力及び出力インピーダンスが相異なるものとされ、特定のソース及び負荷のインピーダンスに整合するように調整され得ることである。一例として、信号源としての２００Ωアンテナに入力を結合させ、且つ負荷として５０Ω伝送線を駆動したい場合がある。
【０１０３】
また、非線形性を提供するために、コレクタでの量子力学的反射による利得振動が利用されてもよい。トランジスタを利得の立ち下がりピークでバイアスすることにより、負性微分抵抗がもたらされることになる。
【０１０４】
図１２Ｉは、このような原理に基づくミキサ１５００の等価回路図を示している。ミキサ１５００は入力整合及び出力整合を有している。ダイオードミキサに対してミキサ１５００によってもたらされる１つの有意な利点は利得である。
【０１０５】
８．利得を有する赤外線検出器
この用途は上述の整合／ミキサ用途と同様であり、相違するのは、赤外線入力信号の場合には光子アシスト・トンネリングが古典的な整流よりも支配的になると期待されることである。故に、ベース－エミッタ電圧は光子エネルギーと同じだけターンオン閾値より小さく低減され得る。バイアスが低いほど、ベース－エミッタのダイオードは低い直流バイアス電流、従って低いショット雑音を有する。この場合も、信号の電力利得はベース－コレクタ間バイアス電圧とベース－エミッタ間バイアス電圧との比によって決定される。
【０１０６】
それぞれ特定の向きを有する様々な構成要素を用いて各々の実施形態について例示してきたが、本発明が多様な位置や相互方向に配置された様々な構成要素を具備する様々な具体的構成を取り得ることは理解されるべきことである。さらに、ここで述べられた方法は限りない数の変更を加えられ得る。例えば、先述のトランジスタデバイスをフレキシブル基板上に形成することにより、本発明に係るトランジスタデバイスが低温用の基板と相性が良いことが利用され得る。その他の変更には、これらに限られないが、トランジスタ内のＭ－Ｉ－Ｍ－Ｉ－Ｍ－Ｉ－Ｍエミッタ構造、トランジスタ内のＭ－Ｉ－Ｉ－Ｉ－Ｍエミッタ／コレクタ構造、Ｎ－Ｍ－Ｎベース電極、コレクタ障壁への複数絶縁体層の使用、様々な整合／フィルタ／バイアス構成の応用上の付加、上述のスイッチに基づく様々な論理回路（例えば、ＮＡＮＤ、ＮＯＲ、インバータ等）の実現、及び入力／出力としてのアンテナの様々な用途への接続が含まれる。また、コレクタ障壁内に電圧を印加できるように、そして外部電圧の印加によって障壁の伝導帯形状を調整するために、コレクタ障壁内に薄い金属が用いられてもよい。図１３は、このような構成の一例を示しており、３層コレクタ障壁１６０２を具備するトランジスタ構成のエネルギーバンド図を含んでいる。３層コレクタ障壁１６０２は第１の絶縁体層１６０４、金属層１６０６及び第２の絶縁体層１６０８を含んでいる。外部電圧（図示せず）を金属層１６０６に印加することにより、コレクタ障壁１６０２のエネルギーバンドの全体形状が所望のように調整され得る。薄い金属を使用するこの技術は、さらに、伝導方向の法線方向に適用されると、障壁の伝導帯の更なる成形制御を付与し得るものである。故に、提示された例は限定的ではなく例示的であるとして見なされるべきものであり、本発明はここで与えられた詳細事項に限定されず、添付の請求項の範囲内で変更され得るものである。

HOT ELECTRON TRANSISTOR

BACKGROUND

[0001] The present writing relates generally to transistors and, more particularly, to transistors based on tunneling structures and their applications. More specifically, the present writing relates to thin-film transistors based on tunneling structures and applications.

[0002] Tunneling hot electron transistor amplifiers including a metal-insulator-metal-insulator-metal (M-I-M-I-M) configuration was first proposed by Mead in I9601 and analyzed in detail by Heiblum in 1981.2 Turning now to the drawings, wherein like components are indicated by like reference numbers throughout the various figures where possible, attention is immediately directed to FIG. I, an exemplary M-I-M-I-M transistor of the prior art is illustrated. It is noted that the figures are not drawn to scale for purposes of clarity.

[0003] FIG. 1 illustrates a partial cross sectional view of a typical M-I-M-I-M transistor, generally indicated by a reference numeral 100. M-I-M-I-M transistor 100 includes alternating single layers of metals and insulators, including an emitter electrode 110, a base electrode 112, a collector electrode 114, an emitter barrier 116, and a collector barrier 118.

[0004] Other researchers have investigated similar transistor structures using epitaxial metal-insulator structures3, III-V semiconductor structures4a>4b, and structures using ferromagnetic metals40 and insulators*1.

[0005] Additionally, in it is advantageous to have complementary pairs of transistors such that one transistor turns on with positive base-emitter voltage and another, complementary, trdnsistor turns on with negative base-emitter voltage, hi this way, a push-pull amplifier or switch circuits may be built. Examples of such devices include silicon CMpS or bipolar push-pull power amplifiers, which use relatively low quiescent power.

[0006] Prior art hot hole transistors8 have the same M-I-M-I-M as the previously described hot electron transistors. Device operation is also similar, with the exception that holes, instead of electrons, are the charge carriers in the device. However, the hot hole transistors of the prior art share the same problems as in prior art M-I-M-I-M hot electron transistors.

[0007] As will be seen hereinafter, the present invention provides a remarkable improvement over the prior art as discussed above by virtue of its ability to provide fast thin-film devices with increased performance while resolving the aforedescribed problems present in the current state of the art. SUMMARY

[0008] As will be described in more detail hereinafter, there is disclosed herein a hot electron transistor adapted for receiving at least one input signal. The transistor includes an emitter electrode and a base electrode spaced apart from the emitter electrode such that at least a portion of the input signal may be applied across the emitter and base electrodes and, consequently, electrons are emitted from the emitter electrode toward the base electrode. The transistor also includes a first tunneling structure disposed between the emitter and base electrodes and configured to serve as a transport of electrons between and to the emitter and base electrodes. The first tunneling structure includes at least a first amorphous insulating layer and a different, second insulating layer disposed directly adjacent to and configured to cooperate with the first amorphous insulating layer such that the transport of electrons includes, at least in part, transport by means of tunneling. The transistor further includes a collector electrode, spaced apart from the base electrode, and a second tunneling structure between the base and collector electrodes. The second tunneling structure is configured to serve as a transport, between the base and collector electrodes, of at least a portion of the electrons emitted from the emitter electrode by means of ballistic transport such that the portion of the electrons is collected at the collector electrode. The input signal may include, for example, bias voltage, signal voltage, or electromagnetic radiation.

[0009] In another aspect, o^ -Vo ^s transistor at least a selected one of the base and collector electrodes is formed, at least in part, of a semi-metal. Alternatively, a selected one of the base and collector electrodes is formed of a metal-silicide or a metal-nitride.

[0010] In still another aspect j the second tunneling structure is configured to exhibit a first Value of hot electron reflection, and wherein the second tunneling structure includes a shaped barrier energy band characteristic such that the first value of hot electron reflection is lower than a second value of hot electron reflection that would be exhibited by the second tunneling structure without the shaped barrier energy band characteristic. More specifically, the shaped barrier energy band characteristic includes a parabolic grading of the second tunneling structure.

[0011] In another aspect ^ the transistor is configured to exhibit a first value of electron emission energy width, and wherein the first tunneling structure includes a shaped barrier energy band characteristic such that the first value of electron emission energy width is lower than a second value of electron emission energy width that would be exhibited by the transistor without the shaped barrier energy band characteristic.

[0012] In yet another aspect } the emitter electrode is configured to exhibit a given Fermi level, and the first tunneling structure is configured to exhibit a given conduction band such that the given conduction band differs from the given Fermi level by less than 2 eV.

[0013] In a further aspect; a hot hole transistor adapted for receiving at least one input signal is disclosed. The hot hole transistor includes an emitter electrode and a base electrode spaced apart from the emitter electrode such that at least a portion of the input signal may be applied across the emitter and base electrodes and, consequently, holes are emitted from the emitter electrode toward the base electrode. The hot hole transistor also includes a first tunneling structure disposed between the emitter and base electrodes, and configured to serve as a transport of holes between and to the emitter and base electrodes. The first tunneling structure includes at least a first amorphous insulating layer and a different, second insulating layer disposed directly adjacent to and configured to cooperate with the first amorphous insulating layer such that the transport of holes includes, at least in part, transport by means of tunneling. The hot hole transistor further includes a collector electrode spaced apart from the base electrode, and a second tunneling structure disposed between the base and collector electrodes and configured to serve as a transport, between the base and collector electrodes, of at least a portion of the hot holes emitted by the emitter electrode by means of ballistic transport such that the portion of the holes is collected by the collector electrode.

[0014] In another aspectv a method for use in a hot electron transistor including a plurality of layer with a plurality of interfaces defined therebetween and ballistic electrons being transported therebetween is disclosed. The plurality of layers includes at least a first layer and a second layer adjacent and juxtaposed to each other and defining a first interface therebetween such that at least a portion of the ballistic electrons may be reflected at the first interface. The method for reducing electron reflection at at least the first interface includes configuring the first layer to exhibit a first, selected wave function, and configuring the second layer to exhibit a second, selected wave function such that a first fraction of the ballistic electrons is reflected at the first interface. This first fraction is smaller than a second fraction of the ballistic electrons that would be reflected at the first interface without the second layer being configured to exhibit the second, selected wave function.

[0015] In still another aspect, a transistor adapted for receiving at least one input signal is disclosed. The transistor includes an emitter electrode and a base electrode spaced apart from the emitter electrode such that at least a portion of the input signal may be applied across the emitter and base electrodes and, consequently, electrons are emitted from the emitter electrode toward the base electrode. The transistor also includes a first tunneling structure disposed between the emitter and base electrodes and configured to serve as a transport of electrons between and to the emitter and base electrodes. The transistor further includes a collector electrode spaced apart from the base electrode, and a second tunneling structure disposed between the base and collector electrodes, and configured to serve as a transport, between the base and collector electrodes, of at least a portion of the electrons emitted by the emitter electrode by means of ballistic transport such that the portion of the electrons is collectable at the collector electrode. The second tunneling structure is configured to exhibit a first value of hot electron reflection, and the second tunneling structure is further configured to exhibit a selected wave function such that the first value of hot electron reflection is lower than a second value of hot electron reflection that would be exhibited by the second tunneling structure without the selected wave function. [0016] In yet another aspect^ a linear amplifier adapted for receiving at least one input signal is disclosed. The linear amplifier includes a hot electron transistor, which in turn includes a first emitter electrode and a first base electrode spaced apart from the first emitter electrode such that at least a first portion of the input signal may be applied across the first emitter and first base electrodes and, consequently, electrons are emitted from the first emitter electrode toward the first base electrode. The hot electron transistor also includes a first tunneling structure disposed between the first emitter and first base electrodes and configured to serve as a transport of electrons between and to the first emitter and first base electrodes. The first tunneling structure includes at least a first amorphous insulating layer and a different, second insulating layer disposed directly adjacent to and configured to cooperate with the first amorphous insulating layer such that the transport of electrons includes, at least in part, transport by means of tunneling. The hot electron transistor further includes a first collector electrode spaced apart from the first base electrode, and a second tunneling structure disposed between the first base and first collector electrodes and configured to serve as a transport, between the first base and first collector electrodes, of at least a portion of the electrons emitted from the first emitter electrode by means of ballistic transport such that the portion of the electrons is collectable at the first collector electrode. The linear amplifier also includes a hot hole transistor, which in turn includes a second emitter electrode and a second base electrode spaced apart from the second emitter electrode such that at least a second portion of the input signal may be applied across the second emitter and second base electrodes and, consequently, holes are emitted from the second emitter electrode toward the second base electrode. The hot hole transistor also includes a third tunneling structure disposed between the second emitter and second base electrodes and configured to serve as a transport of holes between and to the second emitter and second base electrodes. The third tunneling structure includes at least a third amorphous insulating layer and a different, fourth insulating layer disposed directly adjacent to and configured to cooperate with the third amorphous insulating layer such that the transport of holes includes, at least in part, transport by means of tunneling. The hot hole transistor further includes a second collector electrode spaced apart from the second base electrode, and a fourth tunneling structure disposed between the second base and second collector electrodes and configured to serve as a transport, between the second base and second collector electrodes, of at least a portion of the hot holes emitted by the second emitter electrode by means of ballistic transport such that the portion of the holes is collectable at the second collector electrode. In the linear amplifier, the hot electron transistor and the hot hole transistor are configured in a push-pull amplifier configuration.

BRIEF DESCRIPTION OF THE DRAWINGS

[0017] The present wr/f-,'na may be understood by reference to the following detailed description taken in conjunction with the drawings briefly described below. It is noted that, for purposes of illustrative clarity, certain elements in the drawings may not be drawn to scale. Furthermore, descriptive nomenclature such as, for example, vertical, horizontal and the like applied to the various figures is used for illustrative purposes only and is in no way intended as limiting useful orientations of the structure or device described. [0018] FIG. 1 is a diagrammatic view, in partial cross section, of a junction transistor device as disclosed in the aforementioned '185 patent.

[0019] FIG. 2 is an energy band diagram corresponding to a hot electron transistor of the present invention.

[0020] FIG. 3 is an energy band diagram corresponding to a hot hole transistor of the present invention.

[0021] FIG. 4A is an energy band diagram corresponding to another embodiment of a hot electron transistor of the present invention.

[0022] FIG.4B is a diagrammatic view, in partial elevation, of a hot electron transistor of the present invention, along with an equivalent circuit diagram superimposed thereon.

[0023] FIG. 5 is an energy band diagram corresponding to an embodiment of a hot electron transistor of the present invention, shown here to indicate a variety of gain limiting mechanisms that are to be overcome in order to attain a useful device.

[0024] FIG. 6A is a comparison of two energy band diagrams, shown here to compare and contrast the effect of the inclusion of a double-insulator structure on the electron energy distribution of the electrons emitted from the emitter barrier in comparison to that of a single-insulator structure.

[0025] FIG. 6B is a diagrammatic view, in partial cross section, of a transistor device in accordance with the present invention including a double-insulator structure emitter barrier and a textured collector electrode.

[0026] FIG. 7 is a composite graph shown here to illustrate the differences in tunneling probability as a function of electron energy for square collector barriers with various conduction band depths, ranging from 0.5 eV to lO eV.

[0027] FIG. 8 is a composite graph shown here to illustrate the differences in tunneling probability as a function of electron energy for parabolic and square ("SQ") collector barriers with various conduction band depths, ranging from 0 eV to 2 eV.

[0028] FIG. 9 is a composite graph shown here to illustrate the differences in tunneling probability as a function of electron energy for different collector barrier shapes. A 0 eV conduction band offset is assumed, with a barrier height of 0.4 eV.

[0029] FIGS. 10A- 1OX are diagrammatic illustrations, in partial cross section, of the plurality of steps involved in a stack process for fabricating one embodiment of the hot electron transistor of the present invention.

[0030] FIGS. 1 IA-I II are diagrammatic illustrations, in partial cross section, of the plurality of steps involved in a planar process for fabricating another embodiment of the hot electron transistor of the present invention. [0031] FIG. 12A is an equivalent circuit diagram of a linear amplifier based on the hot electron transistor and the hot hole transistor of the present invention.

[0032] FIG. 12B is an equivalent circuit diagram of a switch based on the hot electron transistor of the present invention.

[0033] FIGS. 12C and 12D are energy band diagrams illustrating the operation of the two states of the switch shown in FIG. 12B.

[0034] FIG. 12E is an equivalent circuit diagram of an oscillator by negative differential resistance (NDR) based on the hot electron transistor of the present invention.

[0035] FIG. 12F is an equivalent circuit diagram of a multivibrator based on the hot electron transistor of the present invention.

[0036] FIG. 12G is an equivalent circuit diagram of a common emitter, with positive biasing, based on the hot electron transistor of the present invention.

[0037] FIG. 12H is an equivalent circuit diagram of an oscillator with a varactor diode (for controlling oscillation voltage) based on the hot electron transistor of the present invention.

[0038] FIG. 121 is an equivalent circuit diagram of a mixer with input matching and output matching based on the hot electron transistor of the present invention.

[0039] FIG. 13 is an energy band diagram illustrating the use of a double-insulator plus metal layer configuration in the collector barrier.

DETAILED DESCRIPTION

[0040] The following description is presented to enable one of ordinary skill in the art to make and use the invention and is provided in the context of a patent application and its requirements. Various modifications to the described embodiments will be readily apparent to those skilled in the art and the generic principles herein may be applied to other embodiments. Thus, the present invention is not intended to be limited to the embodiment shown but is to be accorded the widest scope consistent with the principles and features described herein.

[0041] While the M-I-M-I-M thin film transistor structure has been analyzed since around 1960, a commercially useful device has not been demonstrated by others to date. Recent advancements in the state of materials processing and understanding, device fabrication and device modeling techniques contribute positively to the possibility of achieving a well-controlled M-I-M-I-M thin-film transistor and understanding its operation. Furthermore, the innovations developed by the assignee of the present application further enable additional advancements over the prior art M-I-M-I-M thin-film transistor, as will be discussed in detail immediately hereinafter. Improvements to the Tunneling Hot Electron Transistor

[0042] In the present disclosure, we discuss key innovations to the thin film hot electron transistor structure, which we submit separate our device from the largely unsuccessful prior art devices and make the present device a feasible thin film transistor. Additionally, several possible enhancements are considered.

[0043] The use of a double insulator (i.e., I-I) structure in a thin film metal-insulator structure has been discussed in detail in, for example, U.S. Patent No. 6,534,784 entitled METAL-OXIDE ELECTRON TUNNELING DEVICE FOR SOLAR ENERGY CONVERSION (hereinafter, the '784 patent), which is assigned to the assignee of the present application and incorporated herein by reference. The inclusion of an I-I configuration in the emitter barrier solves at least two problems. First, since the I-I structure results in a tunnel junction having significantly greater nonlinearity than a single insulator tunnel junction, the result is higher differential conductivity (for high speed) at lower DC bias current (for high efficiency and lower noise). Additionally, if charge storage at the insulator-insulator interface is avoided, the emitter-base capacitance may also be reduced by using two insulator layers. Secondly, the distribution of hot electrons emitted into the base is much narrower in energy than that from a single-insulator tunnel junction, thereby resulting in higher current gain.

[0044] In U.S. Patent No. 6,563, 185 entitled HIGH SPEED ELECTRON TUNNELING DEVICE AND APPLICATIONS (hereinafter, the '185 patent), which is assigned to the assignee of the present application and incorporated herein by reference, a junction transistor having a structure including a multilayer tunneling structure as one or both of the I-layers in the M-I-M-I-M transistor of FIG. 1 was disclosed. That is, in the case of a junction transistor, emitter barrier 116 and/or collector barrier 118 includes a multilayer tunneling structure. As known to one skilled in the art, junction transistors use bias voltages or currents from an external bias source (not shown) to set the operating point of the transistor and power to drive the output. These external bias sources are configured to apply voltage, for example, in a common emitter configuration, as a potential at the base-emitter junction and/or as a potential at the collector-emitter junction. For instance, a bias source may be used to apply a voltage across the emitter and base electrodes to control the potential in emitter barrier 116 and, consequently, the tunneling probability of electrons from emitter electrode 110 to base electrode 112. Once emitted, electrons tunnel through emitter barrier 116, base electrode 112, collector barrier 118 and finally into collector electrode 114 with a given value of collection efficiency. The collection efficiency is a function of the fraction of electrons that tunnel unimpeded through base electrode 112. The tunneling probability is determined by the applied voltage at the base, along with other material properties.

[0045] One example of such a junction transistor, including a double-insulator structure in the emitter barrier, is illustrated in FIG. 2. The N-I-I-N-I-N (where N = non-insulating layer and I = insulating layer, in general) transistor, the energy band diagram of which is shown in FIG. 2, is an enhancement of the prior art M- I-M-I-M tunneling hot electron transistor structure. In the N-I-I-N-I-N transistor, the emitter tunnel junction injects hot electrons into the base. The electrons travel across the thin metal base by ballistic transport. Ballistic transport is understood to be the motion (e.g., of electrons) with velocities higher than their equilibrium thermal velocity which are not subject to scattering. In contrast, resonant tunneling is the motion of an electron through a quasi-stationary energy level.

[0046] If the injected electrons have sufficient energy to surmount the collector barrier, they proceed on their ballistic path until they reach the collector metal. On the other hand, relatively cold electrons in the base, which control the base-emitter potential, do not have sufficient energy to surmount the collector barrier. Transistor current gain is determined by the ratio of emitter-to-collector hot electron current to base current. As disclosed in the ' 185 and '784 patents, the N-layers may be formed of a variety of materials such as, but not limited to, metals, semi-metals, metal-silicides and metal-nitrides.

[0047] Continuing to refer to FIG. 2, an energy band diagram 200 corresponding to an N-I-I-N-I-N hot electron transistor structure is illustrated. Energy band diagram 200 includes an x-axis 202 (indicating thin-film stack thickness t) and a y-axis 204 (indicating energy E). The various portions of energy band diagram 200 of the N-I-I-N-I-N hot electron transistor structure corresponds to an emitter electrode 210, a base electrode 212, a collector electrode 214, an emitter barrier structure 216 and a collector barrier structure 218. Emitter barrier structure 216 includes a first insulating layer 216A and a second insulating layer 216B. That is, emitter electrode 210, base electrode 212 and collector electrode 214 correspond to the "N" layers in the N-I-I-N-I-N hot electron transistor structure, while first insulating layer 216A and second insulating layer 216B in emitter barrier structure 216 and collector barrier structure 218 correspond to the "F layers in the N-I-I-N-I-N hot electron transistor structure. A bias voltage (not shown) applied between emitter electrode 210 and base electrode 212 causes the emission of ballistic electrons 220 from emitter electrode 210 with an electron energy distribution 221, indicated by a peaked curve centered around an energy level 222, indicated by an arrow. The use of the double-insulator structure (i.e., first insulating layer 216A and second insulating layer 216B) in the transistor structure represented by energy band diagram 200 leads to, for example, a narrowing of the peak width of electron energy distribution 221 , thereby increasing the efficiency of the transistor.

[0048] Furthermore, a semi-metal material, a metal-silicide, or a metal-nitride, may be used to form one or both of the base electrode and the collector electrode. Metal-silicides, for example, such as cobalt suicide (CoSi2) and tungsten suicide (WSi∑) are semi-metallic in that their conductivities and carrier concentrations are between those of a metal and a semiconductor. Semi-metals present a trade-off between high base conductivity and high current gain.

[0049] Another feature which may help improve the characteristics of a thin-film transistor is the shaping of one or both of the emitter barrier and the collector barrier. The barrier may be shaped by grading the electronic characteristics of the thin-film on one or both sides such that an electron traveling through the transistor device will encounter a shaped energy band. For instance, a shaped barrier may be achieved by varying factors such as composition, electron affinity, charge neutrality level, electron mass and dielectric constant during formation of the barrier. A rounded collector barrier, for example, reduces the reflection of hot electrons at the interfaces between the electrodes and the barrier. Also, a shaped emitter barrier leads to the narrowing of the electron emission width from the emitter electrode toward the base electrode.

[0050] Still another improvement to the thin-film transistor is the use of low barriers in one or both of the emitter and collector barriers. The use of low barriers, in contrast to the high barriers used in prior art thin-film transistors, result in both high conductivity (for high speed) and low scattering rates of hot electrons (for high gain).

[0051] The N-I-I-N-I-N transistor of the present invention presents a variety of advantages over the prior art. The N-I-I-N-I-N transistor is a thin-film device which may be formed without the use of semiconductors and epitaxy. For example, the N-I-I-N-I-N transistor may be formed entirely of metals and insulators (i.e., as a M-I-I-M-I-M structure) such that the transistor may be formed on a variety of substrates. Deposition and processing temperatures of the N-I-I-N-I-N transistor are low (e.g., typically below 250°C) such that the N-I-I- N-I-N transistor is compatible with substrates that do not tolerate high temperature processing, such as flexible polymer substrates. Also, the N-I-I-N-I-N is a fast device, with cut-off frequencies (fτ) that may extend into the terahertz range.

[0052] Referring now to FIGS. 4A and 4B, the structure of the N-I-I-N-I-N tunneling hot electron transistor of the present invention is described. FIG. 4A shows an energy band diagram 400 corresponding to an improved N-I-I-N-I-N tunneling hot electron transistor of the present invention. Energy band diagram 400 includes energy band levels for an emitter electrode 410, a base electrode 412, a collector electrode structure 414, an emitter barrier structure 416, and a collector barrier structure 418. Emitter barrier structure includes a double-insulator configuration, including a first insulating layer 416A and a second insulating layer 416B. Base electrode 412 is formed of ametal-silicide. Furthermore, collector electrode structure 414 includes a metal- silicide layer 414A and a metal layer 414B. A diagrammatic view, in partial elevation, of a N-I-I-N-I-N tunneling hot electron transistor 450 (and the equivalent circuit diagram) corresponding to energy band diagram, is shown in FIG.4B.

[0053] The N-I-I-N-I-N tunneling hot electron transistor, represented by energy band diagram 400 in FIG. 4A and diagrammatic view 450 in FIG. 4B, embodies the various improvements provided by the present invention over the prior art. A variety of factors contribute to the improvements in mis N-I-I-N-I-N transistor.

[0054] Compared with semiconductor transistors, the response of the transistor structure of FIG. 4B is fast due to: 1) the thinness of the films and active junction regions, leading to short carrier transit times; 2) the use of metallic or semi-metallic conductive layers up to and within the device, leading to lower series resistance, particularly in the thin base layer and particularly at frequencies above a few hundred gigahertz; 3) the use of a high differential conductivity N-I-I-N emitter structure, leading to low emitter resistance and high transimpedance gain; and 4) the use of low dielectric-constant substrate materials, resulting in lower parasitic substrate capacitance. Due to the thinness of the films included in the N-I-I-N-I-N transistor, the tunneling time through the emitter barrier is on the order of one femtosecond. Furthermore, ballistic transport of hot electrons across base electrode 412 (~10 nm thick) and collector barrier structure 418 (~8 nm thick) is on the order of 0.1 picosecond or less. In the N-I-I-N-I-N transistor shown in FIGS. 4A and 4B, high conductivity metal leads extend all the way up to the junctions, thereby greatly reducing parasitic resistance, in comparison to m semiconductor devices, and leading to a high maximum oscillation frequency Cfn^x). Also, it is known that the high frequency conductivity through a particular material is limited by the plasma frequency of the material. Whereas the plasma frequency of a semiconductor is on the order of one terahertz at most, the plasma frequency of metals is in the ultraviolet range, such that the high frequency conductivity of the electrode layers in the N-I- I-N-I-N transistor is much higher than that of a semiconductor device. Additionally, the use of the double- insulator configuration in the emitter barrier allows high differential conductivity for high transconductance gain at relatively low DC bias currents, thereby resulting in a high cut-off frequency fτ (Details of the double- insulator configuration are disclosed, for example, in the '784 patent). Moreover, while commonly used semiconductor substrates are known to exhibit high dielectric constants, since the N-I-I-N-I-N transistor is compatible with a variety of substrates, the N-I-I-N-I-N transistor may be fabricated onto low dielectric constant substrates, thus minimizing parasitic capacitances.

[0055] Compared with prior art M-I-M-I-M and other hot electron transistors, the transistor of FIG. 4A incorporates several improvements in current gain performance. First, the shaped characteristic of the collector barrier portion of energy band diagram 400 helps reduce electron reflection at the base electrode - collector barrier ― collector electrode structure interfaces. In addition, the semi-metallic base and collector layers (labeled in FIG.4A as metal suicides) also reduce electron reflections at these interfaces when compared with normal metal layers. Second, the M-I-I-M tunnel emitter exhibits higher differential conductivity and a narrower energy spread of emitted electrons than a simple M-I-M emitter structure. Third, low barrier heights between the metal Fermi energy levels and the conduction band edges of the insulators reduces electron reflections and inelastic electron scattering. The details of the aforedescribed improvement factors are discussed immediately hereinafter.

[00561 Certain important recognitions by Applicants have led to the development of the improved thin- film transistor. In particular, Applicants have recognized and thoroughly analyzed the physics of the gain- limiting processes in thin-film transistors based on combinations of non-insulating and insulating layers, as well as ways to over come these gain-limiting mechanisms. It is recognized that current gain in the hot electron transistor is limited by four mechanisms: 1) hot electron scattering in the base electrode; 2) base-collector leakage current; 3) energy spread of injected hot electron distribution; and 4) quantum mechanical reflections at the electrode-barrier interfaces.

[0057] Each of these four mechanisms are discussed in reference to FIG. 5 in conjunction with FIG. 2. FIG. 5 includes the components of energy band diagram 200 of the N-I-I-N-I-N hot electron transistor from FIG. 2, along with the four aforementioned gain limiting mechanisms. The gain limiting mechanisms shown in FIG. 5 include hot electron scattering effect 505 in the base (indicated by a downward arrow and a number 1 in a circle), base-collector leakage current 510 (indicated by a horizontal arrow and a number 2 in a circle), energy spread of injected hot electron distribution 520 (indicated by a pair of arrows on either side of electron energy distribution curve 221 and a number 3 in a circle) and quantum mechanical reflections 530 at the electrode- barrier interfaces (indicated by curved arrows and a number 4 in a circle).

[0058] Hot electron scattering 505 in the base electrode is the inelastic scattering due to electron-electron interactions and electron-phonon interactions. Such inelastic scattering reduces the number of hot electrons with sufficient energy to surmount the collector barrier. As is known, scattering probability increases rapidly with increasing electron energy above the Fermi level.

[0059] This problem of hot electron scattering may be overcome by the use of low tunneling barriers (e.g., 2eV or lower), such as niobium (Nb) - niobium pentoxide (Nb2O5), tantalum (Ta) - titanium oxide (TiO2) and Ta - tantalum oxide (Ta2O5), and by the use of a semi-metallic base electrode, such as a metal suicide. Prior art M-I-M-I-M structures used high barrier oxides, such as aluminum oxide (Al2O3), which severely limits, if not completely quench, current gain. The probability that the injected hot electron will cross the base electrode ballistically without scattering is given by the base transport factor, aB:

[0060] where xB is the base electrode thickness, Lg is the mean free path in the material forming the base electrode (in units of nm/eV2) and Ve is the hot electron energy above the Fermi level. Typical values for LB in metal are on the order of 20 nm/eV2.4 Therefore, a 0.3 eV hot electron traversing a 10 nm base electrode, for example, would have a base transport factor of approximately aB ~ 0.14. While Applicants are not aware of any published data regarding hot electron scattering lengths in semi-metals, it is submitted that the scattering lengths for semi-metals would be longer than those in conventional metals due to the lower free electron concentration (-1O22 cm) in semi-metals in comparison to metals. Electron-phonon scattering and defect scattering rates have not been explored in semi-metals, and further experimental exploration should quantify the aforedescribed effects.

[0061] The second problem of base-collector leakage current 510 (or dark current) arises from the fact that, if the collector barrier energy band height is too low, then cold electrons in the base electrode may tunnel through the collector barrier to the collector electrode, or vice versa. This extraneous tunneling current constitutes base-collector leakage current and leads to reduction of transistor current gain.

[0062] The base-collector leakage current problem may be overcome by appropriate selection of collector barrier energy band height, width and shape. Selection of collector barrier energy band height is a trade-off between reducing hot electron scattering (requiring low barrier height) and reducing base-collector tunneling current (requiring high barrier height). Using device models, Applicants have found that collector barriers having an energy band height in the range 0.3 to 0.8 eV results in a good trade-off between these two competing factors. Also, the base-collector leakage current problem may be naturally alleviated by the use of a lower collector barrier energy band height, as discussed earlier in reference to the hot electron scattering problem, since the quantum-mechanical image force maybe enhanced by using materials with low dielectric constants.

[0063] Similarly, selection of collector barrier energy band thickness is a tradeoff between device speed and leakage current. Thicker barriers would yield lower leakage current, but the transport time of the ballistic electron across the barrier would also increase. That is, a hot electron traveling at a ballistic velocity between 107-108 cm/s would take longer to traverse a 20 nm barrier than it would take to traverse a 5 nm barrier. A further problem is if the ballistic electron scatters and thermalizes down to the conduction band edge of the barrier. Since the barriers used in the devices of the present invention have generally included amorphous materials, the mobility for electron conduction (i.e., drift and diffusion) is very low. Consequently, the time for a given electron to reach the collector electrode would increase significantly if the electron thermalizes. Therefore, barrier thickness should be selected to minimize the probability of thermalizing collisions.

[0064] Furthermore, collector barrier energy band shape has a strong influence on hot electron transmission probability. Likewise, barrier energy band shape affects base-collector leakage current as the effective barrier energy band height is approximately equal to the mean barrier energy band height.5' n Therefore, leakage current should also be considered when selecting an appropriate barrier energy band shape for hot electron transmission, which will be discussed in further detail at an appropriate point in the disclosure below.

[0065] The third problem of energy spread 520 of injected hot electron distribution is due to the fact that electrons tunneling through the emitter barrier are not mono-energetic. That is, the electrons emerging from the emitter barrier are hot electrons with a spread of energies. Since very hot (i.e., high energy) electrons have a much greater probability of inelastic scattering while relatively cold (i.e., low energy) electrons have a low probability of clearing the collector barrier, the result is a reduced transistor gain.

[0066] The hot electron energy spread may be addressed through the inclusion of a double-insulator configuration in the emitter barrier. Details of a variety of double-insulator configurations have been discussed in detail in the '784 patent and the '185 patent. The narrowing of the emitted electron distribution is illustrated in FIG. 6A, in which the theoretical hot electron distribution from a single insulator emitter is compared with that of an emitter including a double-insulator configuration. FIG. 6 A shows a comparison of the energy distribution of hot electrons injected from a single-insulator M-I-M emitter and a double-insulator M-I-I-M emitter. FIG. 6A includes a composite graph 600 including a first graph 601A and a second graph 601B. The top portion of graph 600 includes a first x-axis 602A, corresponding to distance, and a y-axis 604 A, corresponding to energy, for an energy band diagram 610A of a single-insulator M-I-M emitter. Y-axis 604A and a second x-axis 615A, corresponding to current, are the axes for a current versus energy distribution curve 620A. Similarly, the bottom portion of graph 600 includes a first x-axis 602B, corresponding to distance, and a y-axis 604B, corresponding to energy, for an energy band diagram 610B of a double-insulator M-I-I-M emitter, with a corresponding, current versus energy distribution curve 620B indicated on y-axis 604B and a second x- axis 615B, As may be seen by comparing current versus energy distribution curves 620A and 620B, the double-insulator configuration in the emitter yields a much narrower peak of current/energy distribution. The narrower distribution of hot electrons from the emitter with a double-insulator structure included therein results in increased current gain.

[0067] Continuing to refer to FIG. 6A, the narrow electron distribution resulting from the emitter including the double-insulator configuration may also be useful in some of the non-traditional applications of the N-I-I-N-I-N transistor, such as in frequency multipliers and short pulse generators. The N-I-I-N diode configuration offers an additional benefit of low currents in reverse bias, which maybe useful in switching applications. The low currents in reverse bias may be further enhanced by using a thin textured emitter metal, which may be formed, for example, by sputtering at high pressures and low cathode voltages. An example eof such a textured collector electrode is shown in FIG. 6B, illustrating a transistor 650 including a double-insulator emitter barrier (with first and second insulator layers 654 and 656, respectively), wherein a collector electrode 658 is shown to include a step-like texture on the side away from collector barrier 118.

[0068] The fourth problem of quantum mechanical reflections 530 of hot electrons at non-insulator ― insulator interfaces may be the most challenging of the four gain-limiting mechanisms to overcome.6 Ludeke et al. have experimentally observed the oscillatory transmission of hot electrons in palladium (Pd) - silicon dioxide (SiO2) - silicon (Si) structures.7 In general, Applicants have recognized that the reduction of the quantum mechanical reflection problem requires the reduction of the wave function contrast across the thin-film transistor device. Applicants submit a two-prong approach to solving this critical problem, as will be discussed in detail immediately hereinafter.

[0069] The first approach is based on the use of semi-metallic base and collector electrodes. In order to minimize the wave function contrast between the base and collector electrodes and the collector barrier, the energy difference between the conduction band edge in the electrodes (at E eV below the Fermi level) and that in the insulator (at the top of the collector barrier). A typical metal, such as aluminum or copper, has a conduction band edge on the order of 10 eV below the Fermi level. Certain other metals, such as niobium and silver, have conduction band edges on the order of 5 eV below the Fermi level, thus making these metals more preferable for use in the transistor of the present invention. Moreover, since metal-silicides have carrier concentrations of ~1022 cm'3, this information may be extrapolated to predict that metal-silicides have conduction band depths of only 1 to 2 eV.

[0070] Turning now to FIG. 7, the effect of conduction band depth on hot electron transmission, T(E) is shown. FIG. 7 includes a composite graph 700 combining the calculated hot electron transmission curves for a variety of conduction band depth values. The inset graph illustrates the model used for the calculations, namely a square barrier 710 flanked by a first electrode 720 and a second electrode 740. The barrier in the present calculation is assumed to have a thickness of 4 nm and energy band height of 0.77 eV. The Fermi energy of the electrodes is assumed to be at E = 0 eV. The numbers given in the legend correspond to the conduction band depth (Ec, in units of eV) below the Fermi level in the electrodes. As maybe seen in FIG. 7, reduction of the conduction band depth to 1 ~ 2 eV results in reduced electron reflections, which is observed in the figure as oscillation depth, to acceptable values.

[0071] An added benefit to the use of metal-silicides, in the electrodes is their compatibility with standard integrated circuit processes. The tradeoff in using semi-metallic base and collector materials, rather than conventional metals, is increased base electrode resistance. The increase in base electrode resistance reduces the transistor's maximum oscillation which is given by:

[0072] Where/j- is the transistor cutoff frequency (determined by the emitter differential resistance at bias and the emitter junction capacitance), Rg is the small signal base resistance, and Cc is the collector junction capacitance. When using semi-metallic base electrodes, the base resistance may be reduced by using a thicker layer of semi-metal as the base electrode and/or by adding a thin layer of a high-conductivity metal, such as tungsten. However, both approaches would somewhat reduce transistor gain since they tend to increase hot electron scattering in the base electrode and since the interface between the conventional metal and the semi- metal layer would additionally reflect hot electrons.

[0073] In this regard, the operation of transistor maybe limited to operation at one of the oscillation peaks, as shown in FIG. 7. Additionally, ferromagnetic insulators and/or metals may be used in conjunction with the emitter or collector regions in order to enhance hot electron collection and differential resistance Rs and provide electromagnetic feedback. Differential resistance Rs is the resistance seen by an input, for example, an oscillating voltage V cos (wt), about a bias point.

[0074] The multi-layer metal approach may be further refined to produce a quarterwave anti-reflection layer between the conventional metal layer in the base electrode and the collector barrier. Still further, if the semi-metallic layer thickness and the conduction band depth are selected such that, at a specific energy, interference effects in the three layers tend to null out hot electron reflections. The transistor gain may be thereby increased accordingly.

[0075] The second approach to reduce quantum mechanical reflections is based on the use of a graded collector barrier energy band. The "shaped" barrier may be attained, for instance, by compositional changes in the barrier, rather than physical shaping of the conduction band edge in the oxide. A graded barrier energy ■ band may be achieved, for example, by gradually grading a collector oxide from a low barrier material to a high barrier material (e.g., Nb2Os - Nb2xTa2^xO5 - Ta2O5) and back again to a low barrier material. This approach has been applied successfully in III-V semiconductor transistor structures,4 but Applicants are unaware of application of this technique to non-semiconductor transistor technologies. [0076] Turning now to FIG. 8 in conjunction with FIG. 7, the effect of the grading of collector barriers in different ways is compared. As shown in the inset in FIG. 7, composite graph 700 indicates calculated hot electron transmission curves for a square barrier for a variety of conduction band depth values. FIG. 8 shows a composite graph 800 combining the calculated hot electron transmission curves for a parabolic barrier with a variety of conduction band depth values. The inset graph illustrates the model used for the calculations, namely a parabolic barrier 810 flanked by a first electrode 820 and a second electrode 840. In FIG. 8, the transmission of a square barrier energy band is compared with that of a parabolic barrier energy band, as indicated in the legend. FIG. 8 shows that the parabolic grading of the collector barrier significantly reduces hot electron reflections over that in the case of square collector barriers.

[0077] Referring now to FIG. 9, the effects of differently graded collector barriers are compared. In FIG. 9, as indicated in the legend, the electron transmission through a configuration including square, parabolic, half- parabolic, circular, half-circular, linearly graded and half-linearly graded barrier energy bands are compared. An example of the square barrier configuration is shown, for example, in the inset within FIG. 7, the parabolic barrier energy band is shown in the inset within FIG. 9, and the rounded configuration is shown in FIG. 4A. FIG. 9 includes a graph 900 showing tunneling probability as a function of electron energy for a variety of collector barrier shapes. A 0 eV conduction band offset and a 0.4 eV barrier height are assumed. For the "half designations, only the leading edge (i.e., base electrode side) of the collector barrier was assumed to be shaped. As may be seen in FIG. 9, grading one side of the collector barrier energy band reduces oscillations, while grading of both sides of the collector barrier energy band yields the greatest reduction of quantum mechanical reflection. Ideally, the grading of the conduction band edge of the barrier energy band from the metal conduction band edge to the maximum barrier energy band height then back down to the minimum height provides the greatest reduction in hot electron reflection. In the fabrication of actual devices, the closest approach would be to grade the energy band of the barrier material from as low of an energy as possible.

[0078] As discussed in the section regarding the reduction of base-collector leakage current, the quantum mechanical reflection of hot electrons is naturally alleviated by the use of a lower barrier energy band. This effect is due to the quantum-mechanical image force, which may be enhanced, for example, by the use of low dielectric constant insulating materials. Use of insulating materials with similar electron affinities but different dielectric constants may also contribute to the tailoring of the conduction band slope, or electric field, through the thin-film transistor structure.

[0079] The quantum mechanical reflections of hot electrons may be further reduced by incorporating an insulating material with a near-unity electron-tunnel mass. By using such a material, the base-collector dark current is reduced while decreasing the oscillation depth in the runnel probability and, simultaneously, increasing the oscillation frequency, thereby resulting in a higher average tunneling probability over a range of energy. [0080] More broadly, Applicants have recognized that a general consideration in the fabrication of an efficient, high speed thin-film transistor device is the consideration of wave function matching across the thin film layers as the ballistic electron traverses the device. In other words, by selecting appropriate materials and fabrication techniques in the formation of the various thin-film layers, thereby manipulating the wave function βf-through each of the thin-film layers, the electron reflection at each interface between the layers may be tailored as desired. For instance, a particular material may be selected for use within a thin-film transistor structure due to the fact that the material exhibits a desired dielectric constant characteristic or chemical composition for that layer. The wave function of a given thin-film layer may be further influenced, for example, by grading the composition of the layer (e.g., to achieve a parabolic energy band profile), by application or generation of a magnetic field (e.g., in the case of ferromagnetic materials) or by adding a surface texture to that layer. Similarly, by implementing a double-insulator structure within, for instance, the emitter barrier, a narrower distribution of emitted electrons (i.e., more monochromatic energy electrons) maybe achieved within the transistor. It is submitted that this recognition of the possibility of tailoring of certain characteristics of a thin-film transistor, such as the electron energy distribution width and electron reflection at interfaces, can be manipulated by wave function matching considerations is a significant advancement over the known art of thin-film transistors. Also, Fermi-level pinning and distribution of trap states at the base electrode - collector barrier as well as at the collector barrier - collector electrode interface may be used to aid in minimizing conduction band discontinuity.

Tunneling Hot Hole Transistors

[0081] As a complement to the aforediscussed tunneling hot electron transistors of the present invention, a thin-film tunneling transistor based on hot hole transport is described in detail immediately hereinafter.

[0082] The energy band diagram of a M-I-M-I-M hot hole transistor is shown in FIG. 3. Compared to the hot electron transistor, shown in FIG. 2, the energy bands are reversed; that is, barrier height for tunneling holes is the energy difference between the metal Fermi energy and the insulator valence band edge.

[0083] Continuing to refer to FIG. 3, an energy band diagram 300 corresponding to an N-I-N-I-N hot hole transistor structure is illustrated. The various portions of energy band diagram 300 corresponds to the variety of layers forming the N-I-N-I-N hot hole transistor, including an emitter electrode 310, a base electrode 312, a collector electrode 314, an emitter barrier structure 316 and a collector barrier structure 318. A hot hole 320 is emitted from the emitter electrode and surmounts the collector barrier to be subsequently collected in the collector electrode.

[0084] In order to achieve such a device, as illustrated in FIG. 3, the difference between the work function of the metal and the electron affinity of the insulator should be larger than the difference between the bandgap plus electron affinity of the insulator and the work function of the metal. Alternatively, external control methods maybe used to suppress electron tunneling.9 [0085] Several improvements to the basic M-I-M-I-M hot hole transistor (as illustrated in FIG. 3) may be achieved in accordance with the techniques of the present invention. For instance, the incorporation of a double-insulator structure in the emitter barrier would yield the same advantages as those described above in reference to the hot electron transistor. Additionally, the double-insulator structure may be included in the collector barrier, which may help reduce base-collector leakage current and increase hot hole transmission. Furthermore, the use of a graded collector barrier energy band would reduce hot hole reflection at the non- insulator ― insulator interfaces. Also, as in the hot electron device, hot hole reflections may be minimized by the appropriate selection of base and collector electrode materials.

[0086] One major difference between the hot electron and hot hole devices is that, in the hot electron device, electrons tunnel from the conduction band of the metal into the conduction band of the insulator. In the hot hole case, holes tunnel from the conduction band of the metal into the valence band of the collector barrier.

Transistor Fabrication Process

[0087] Two methods of fabricating the thin-film transistors of the present invention are disclosed below:

[0088] 1. The stack process,

[0089] 2. The planar process.

[0090] The first method, referred to as the stack process, involves depositing the entire MIxMxIxM transistor stack in a single vacuum deposition system. As discussed earlier, the "M" layers referred to in the present narrative may be any appropriate non-insulating material including, for instance, metals or some combination of metals and non-metals. The layers may be deposited by various conventional methods such as, but not limited to, thermal evaporation, sputtering, chemical vapor deposition, and atomic layer epitaxy. A cluster tool may be used to perform varying depositions in separate chambers without exposing the structure to atmosphere. The stack process is believed to provide maximum control of layer thickness, composition, and cleanliness. The stack process maybe subdivided into two domains: materials and processing. The materials challenge is to deposit the stack using possibly varying deposition methods to produce the desired electronic interfaces. The processing challenge is develop procedures that allow one to pattern and subsequently make contact to the desired layers which may be buried within central layers of the stack. It may be possible to break the transistor fabrication or stack, into multiple stacks, if one ensures the break regions are tolerant to intermediate processing.

[0091] The layers of the stack, in the most basic form, include an emitter metal, emitter-base oxide, base metal, base-collector oxide, collector metal. Since the top surface of the collector metal will be exposed to atmosphere following deposition, an oxidation resistant material, NbN for example, should be used to cap the collector metal unless milling, for example argon ion milling, is used in-situ to later remove any native oxide or contamination formed on top of the collector metal during subsequent processing. The base metal must be made thin with respect to the hot-electrons mean free path (~100nm depending on electron energy and base metal). The base metal must also be "dug out" of the stack so it may be contacted to an external circuit. An etch stop may be incorporated to facilitate milling to the base layer. Furthermore, the base layer must not oxidize once exposed. This may be accomplished by incorporating a capping layer, for example NbN). The thin (~ l-5nm) emitter oxide may incorporate multiple adjacent oxides (or metals) to promote the emission of a mono-energetic electron beam. The thick (~ 4-20nm) collector oxide may incorporate multiple adjacent oxides or suicides to reduce reflections of the emitted hot-electrons, while minimizing base-collector bias current. Although the emitter, base, and collector's are all described as metals, they may be semimetals, suicides, semiconductors, superconductors, or superlattices. Likewise, the emitter-base and collector-base oxides, need not be limited to conventional oxides.

[0092] The fabrication process described below utilizes a single stack deposition, reactive ion etching RIE, and the lift-off technique to form the patterned metal layers. Formation of the patterned metal layer is also possible by chemical etching, reactive ion etching, milling and other techniques. A variety of substrates may be used on which to fabricate the MIxMxIxM transistor; a silicon substrate is used in the process described below. A summary of the fabrication process for a typical device is shown in FIGS. 10A-10X and described below:

1. Thoroughly clean a silicon wafer, for example using a standard SPM, SCl, BOE, SC2 sequence.

2. Thermally oxidize the substrate, less than 1 μm thick, to provide electrical isolation between the MIxMxIxM transistor and silicon substrate.

. 3. Form an emitter contact pad (for electrically accessing the device):

a. Lithography to define the contact pad shape:

i. Spin on a primer (HMDS) at 6000 rpm for 30 seconds,

ii. Spin on a resist at 6000 rpm for 30 seconds (time and spin speed are dependent on the specific resist used),

iii. Pre-bake the resist layer on a hotplate at HO0C for 60 seconds (time and temperature are dependent on the specific resist used),

iv. Expose the resist layer for 18 seconds (exposure time is dependent on the specific resist used and the resist thickness),

v. Develop the resist layer using a developer solution (4: 1 ratio of DI water to developer) for a predetermined time, (developer solution depends upon specific resist and developer used)

vi. Rinse off the developer with DI water, vii. O2 plasma cleaning to clean the resist openings;

b. Thermal evaporation of bond layer (5 nm of chromium) to serve as a scratch-resistant metal, through which the device can be electrically probed;

c. Thermal evaporation of contact layer (35 nm of gold) for preventing oxidation of the contacts and promoting an ohmic contact to the emitter layer of the stack;

d. Lift-off to remove extraneous material:

i. Lift-off with acetone on spinner at low speed,

ii. Ultrasonic bath with acetone (if necessary to promote lift-off),

iii. Lift-off with acetone on spinner,

iv. Clean with isopropyl alcohol on spinner,

v. Spin dry;

Depending on the desired transistor size and lithography capabilities, this step may be broken into multiple steps. For example, large traces maybe patterned with standard optical lithography and connections from the transistor to these traces may be formed with electron beam lithography.

4. Deposit the MIxMxIxM transistor stack. The transistor stack may be either deposited over the entire wafer, or, in specific regions of the wafer defined by a lift-off step. The following stack: provides an example of a stack which is deposited in a single vacuum deposition tool.

a. Nb emitter metal (80nm) - chosen for its barrier properties with the emitter-base oxide, ability to rie mill in CF4ZO2, ability to form an edge oxide, good adhesion to the emitter contact. The metal is deposited by, for example, direct sputtering.

b. Nb2OsZTa2O5 emitter-base oxide (2nm/2nm) - the II structure provides a narrow width of emitted electrons, ability to RDB etch in CFVO2, and ease of reactive sputtering.

c. Nb/NbN/Cr/Nb base metal (3nm/lnm/3nrn/3nm)- the base metal incorporates Nb on the outer edges chosen for its barrier properties with the emitter-base and base- collector oxides, ability to KIE mill in CF4ZO2, and ability to form an edge oxide. Interdisposed within the base metal is a Cr layer which functions as an RIE etch stop, allowing one to precisely stop at the base metal, and easily oxidize the edges. The NbN provides an oxidation resistant contact to the base electrode after the Cr is removed. The metal is deposited by, for example, direct sputtering. The nitride may be formed by a nitrogen plasma, reactively sputtered, or directly sputtered. d. Nb2O5 base-collector oxide (IOnm) - a low and wide collector oxide is used to allow for passage of the hot electrons arriving from the emitter while lowering the base- collector current that may result from a bias that may be applied or generated across the collector oxide. Grading the oxide composition, to obtain a non-abrupt metal- oxide interface is preferable for reducing reflection of hot-electrons impinging the barrier. The oxide is deposited, for example, by reactive sputtering.

e. Nb/NbN collector metal (20nm/lnm) - the collector metal is chosen for its barrier properties with the collector oxide, ability to RIE mill in CF4/O2, and the compatibility with the stable nitride NbN. The metal is deposited by, for example, direct sputtering. The nitride may be formed by plasma, reactively sputtered, or directly sputtered.

5. Deposit collector definition metal - the collector definition metal is used to provide an RIE etch mask and as such defines the size of the collector-base side of the transistor. A lift-off process with Cr/Au (5nm/35nm) may be used. Au is resilient to the RIE etch and provides a good electrical contact to the transistor and external probes/pads. A 50: 1 H2O:HF dip may be used to remove any possible oxidation that may have occurred on top of the NbN in previous processing steps.

6. RIE mill collector-base - using a CF4IO2 RE system the transistor stack is etched down to the Cr etch stop layer within the base metal.

7. Remove etch stop - using dry etching or wet chemical etching the Cr metal etch stop within the base, not protected by the collector-base structure, is removed thus exposing the NbN layer of the base.

8. Deposit emitter definition metal - using lift-off techniques aluminum is deposited over the stack (including a portion of the collector) to define the emitter-base size. The Al functions as an etch mask.

9. RIE etch emitter-base portion of the stack.

10. Edge Oxidation - The edges of the emitter and base metal may now be oxidized to protect and passivate. This may be accomplished by oxide deposition or use of a oxygen plasma.

11. Remove Al etch mask - the Al etch mask is easily removed using AZ400K.

12. Using a lift-off process a base contact metal is deposited. Cr/Au (5nm/180nm) is deposited on top of the exposed base NbN. A 50:1 H2OiHF dip may be used to remove any possible oxidation that may have occurred on top of the NbN in previous processing steps. This process may also include a collector metal contact to extend the collector contact to external circuit or probe pads. [0093] The resulting structure places the emitter at the bottom of the stack and the collector at the top of the stack. This is not a necessity and the emitter and collector locations could be reversed. Depending on the depositions techniques used a particular order may be advantageous.

[0094] The second fabrication method, referred to as the planar process, involves patterning base contacts and collector or emitter contacts onto the substrate before subsequent fabrication of the remainder of the transistor structure. The advantage of this method is that it eliminates the need to etch down to the thin base metal - a tenuous process. The disadvantage of this method is that it breaks the deposition of the MMIM stack into two stages' so that one interface in the transistor structure is exposed to ambient atmosphere, which may lead to contamination of this interface and possibly native oxidation of the exposed surface. A summary of the fabrication process for a typical device is shown in FIGS. 1 IA-I II and described below:

1. Clean silicon (or polysilicon) substrate surface

2. Pattern base and collector (or emitter) electrode metals on silicon surface

3. Anneal the wafer to diffuse the electrode metals into the silicon and to form metal-silicides

4. Etch wafer to remove remaining metal, leaving conductive suicide traces on the silicon surface

5. Deposit and pattern collector oxide onto the surface above the collector electrode

6. Pattern base and collector contacts (typically gold) off to the side of the transistor structure

7. Deposit the base metal/emitter oxide/emitter metal stack onto the surface

8. Pattern etch mask over transistor junction and underlying base electrode

9. Etch away remaining stack, leaving base-oxide-emitter stack over collector and across base electrode

10. Remove etch mask

11. Pattern the thick emitter contact layer (typically gold) centered above the collector contact

12. Using the emitter contact layer as a mask, etch the remaining emitter metal down to the emitter oxide

Applications of Metal-Insulator Thin-Film Transistors

[0095] We describe several applications of metal-insulator thin-film transistors. Aside from the normal applications as a linear amplifier, oscillator, or switch, we discuss several aspects of the hot electron/hot hole transistor that may make it useful in rather novel applications.

1. Linear Amplifier/Oscillator [0096] The obvious application of these transistors is as a linear amplifier. FIG. 12A shows an equivalent circuit diagram of a linear amplifier 1200 including a hot electron transistor 1210 of the present invention and a hot hole transistor 1212 of the present invention in a push-pull configuration. As such, they may be useful as power amplifiers, low-noise amplifiers, or oscillators in high frequency circuits. Using both hot electron and hot hole devices, a push-pull amplifier configuration may be realized. Because these devices are thin film and very fast, they may find use in flexible electronics, microwave circuits on low loss or flexible substrates, and hybrid circuits where they may be integrated with silicon CMOS or III-V optoelectronics, for example.

2. SPDTSwitch

[0097] An interesting feature of hot electron (hole) transistors is that they have a non-zero turn-on voltage since emitted electrons must have enough energy to surmount the1 collector barrier. Since the majority of emitted electrons have an energy approximately equal to that of the base-emitter voltage, the turn-on threshold is approximately equal to this barrier height. Thus, for base-emitter voltages greater than the threshold, the majority of emitter current goes to the collector contact; for base-emitter voltages less than the threshold, however, the emitter current cannot surmount the collector barrier and goes out the base contact. Ia this way the hot election transistor functions as a single-pole, double-throw (SPDT) switch. The equivalent circuit diagram of an example of such a device is shown in FIG. 12B, with the energy band diagrams for the different switch states shown in FIGS. 12C and 12D.

3. Negative Differential Resistance Amplifier/Oscillator

[0098] As base-emitter voltage is increased, emitter current is switched from base to collector, as described above. The result is a negative differential resistance between the base and emitter as the current begins to switch. As is well known, negative differential resistance may be used for amplification and oscillation. The equivalent circuit diagram of such a device is shown in FIG. 12E.

4. Multivibrator

[0099] The concept of a multivibrator follows from the SPDT switch concept above. With appropriate feedback from collector to base, the transistor may be made to oscillate output current between base and collector with the emitter as the common electrode. The equivalent circuit diagram of such a device is shown in FIG. 12F. For simplicity, the biasing CKT is not shown in FIG. 12F.

5. Nonlinear Amplifier/Pulse Generator

[0100] As we saw above, the hot electron transistor has a turn-on threshold when the emitted electrons have enough energy to surmount the collector barrier. Normally, one desires a flat gain response for linear amplification, and the transistor would have to be biased well above the threshold voltage. Occasionally, however, one has encounters an application where nonlinear gain is useful. One such application would be for a short pulse generator.

[0101] If we bias the transistor at the turn-on threshold (discussed above), where the current gain transitions from zero to its maximum value, transistor response is very nonlinear. An oscillatory input voltage between the base and emitter then creates a series of short current spikes at the collector output since gain is highest for input voltages above the threshold and zero for voltages below the threshold. If this train of current spikes is converted into a low voltage-swing signal and fed back into the nonlinear amplifier at the appropriate voltage level, the subsequent output spikes become even narrower. By appropriate voltage level, we mean that the input signal swing must not go beyond the gain saturation point of the transistor, otherwise the signal spikes will not get narrower. The limit for how narrow the output spikes may get is equal to 1/(2 ?^HX), which for MHMIM transistor structures considered to date may be as short as 100 fs, depending on base resistance. The ultimate limit would be l/(2τfτ).

6. Frequency Multiplier

[0102] In a linear amplifier, we try to minimize the effect of oscillatory quantum mechanical reflections at the collector barrier for flat gain response; however, in certain applications, such as frequency multiplication, we may wish to use these sharp changes in gain to advantage. In this case, we make no attempt to reduce gain oscillations due to quantum mechanical reflections of the hot electrons. If we sweep the input base-emitter voltage across one or more of these oscillations, we will produce an output signal at a multiple of the input frequency. Thus, if we apply an oscillating input voltage that has a voltage swing sufficient equal to one period of the gain oscillations, the output signal will be at double the frequency of the input. If the input voltage sweeps across two gain oscillations, the output will be at quadruple the input frequency.

[0103] The equivalent circuit diagram for a common emitter 1400 based on these principles is shown in FIG. 12G. Common emitter 1400 acts as an NDK amplifier when based in the NDR region. Linear versus nonlinear amplification depends on the operating point of the transistor. Common emitter 1400 also acts as a frequency multiplier by the appropriate selection of transistor design. Common collector or base configuration are also possible. Discrete components may include RF transmission line components. A matching network may precede the load and/or follow the source. In addition, filtering and or cascading amplifiers are possible. The device may also act as an Dl (or terahertz or microwave) detector by the use of such inputs.

[0104] An equivalent circuit diagram for an oscillator with a varactor diode (such that the oscillation is voltage controlled) 1450 is shown in FIG. 12H. A variety of configuration, such as series, colpitts, Hartley, clap, common emitter, bose, collector, etc. are possible.

7. Nonlinear Rectifier/Mixer with Gain [0105J Similarly to the application above, we may use relatively sharp turn-on response of the transistor to provide high nonlinearity for rectification and mixing applications. The transistor should be biased at the turn-on threshold, and the input signal should be between base and emitter. The output signal is collector current. The "sharpness" of the turn-on nonlinearity, and consequently the efficiency of rectification or mixing, is limited largely by the breadth of the hot electron distribution from the emitter. Here the MUM emitter structure has an advantage over the MIM emitter. Base-collector bias voltage also has an effect on nonlinearity, with higher (collector positive with respect to base) voltages giving a sharper turn-on.

[0106] The transistor adds power gain to the signal by virtue of the base-collector bias voltage.

[0107] An added advantage of this rectifier/mixer device over conventional two-terminal diodes is that the input and output impedances may be different and tailored to match the specific source and load impedances. As an example, one may want to interface the input to a 200 Ω antenna as the source and drive a 50 Ω transmission line as the load.

[0108] We may also use gain oscillations due to quantum mechanical reflections in the collector to provide nonlinearity. Biasing the transistor at a negative-going gain peak will result in negative differential resistance.

[0109] An equivalent circuit diagram for a mixer 1500 based on such principles is shown in FIG. 121. Mixer 1500 includes input matching and output matching. One significant advantage provided by mixer 1500 over a diode mixer is gain.

8. Infrared Detector with Gain

[0110] This application is similar to the rectifier/mixer application above, the difference being that for infrared input signals, photon-assisted tunneling is expected to dominate over classical rectification. In this case, photons lose their energy to tunneling electrons. Thus, the base-emitter voltage may be reduced below the turn-on threshold by as much as a photon energy. At lower bias, the base-emitter diode has lower DC bias current and therefore lower shot noise. Again, signal power gain is determined by the ratio of base-collector bias voltage and base-emitter bias voltage.

Conclusion

[0111] Although each of the aforedescribed physical embodiments have been illustrated with various components having particular respective orientations, it should be understood that the present invention may take on a variety of specific configurations with the various components being located in a wide variety of positions and mutual orientations. Furthermore, the methods described herein may be modified in an unlimited number of ways, for example, by forming the aforedescribed transistor devices on flexible substrates, thereby taking advantage of the compatibility of the transistor devices of the present invention with lower temperature substrates. Other modifications may include, but not limited to, a M-I-M-I-M-I-M emitter structure in the transistor, M-I-I-I-M emitter/collector structure in the transistor, N-M-N base electrode, the use of multiple insulator layers in the collector barrier, the addition of various matching/filter/biasing configurations to the applications, the implementation of various logic circuits based on the aforedescribed switch (e.g., NAND, NOR, inverter, etc.), and the connection of antennas as inputs/outputs for various applications. Also, a thin metal within the collector barrier may be used to apply a voltage within the collector barrier and, thereby, further tailor the barrier conduction band shape by application of an external voltage. An example of such a configuration is shown in FIG. 13, including an energy band diagram for a transistor configuration including a triple-layer collector barrier 1602, which in turn includes a first insulating layer 1604, a metal layer 1606 and a second insulating layer 1608. By application of an external voltage (not shown) to metal layer 1606, the overall shape of the energy band of collector barrier 1602 may be tailored as desired. This technique of using a thin metal, if applied normal to the direction of conduction, may further add additional barrier conduction band shaping control. Therefore, the present examples are to be considered as illustrative and not restrictive, and the invention is not to be limited to the details given herein but may be modified within the scope of the appended claims.

「特表2007-535178およびWO2005106927より引用」