近傍の接合部のバイアスを変えることによって一方のｐ－ｎ接合中で電流の変調を行うことを「バイポーラ・トランジスタ動作」と呼ぶ。
Modulation of the current flow in one p-n junction by changing the bias of the nearby junction is called "bipolar-transistor action."
特許公表２００４－５３２５３４
WO03001603より引用
| 固定リンク
本発明は、一般に、バイポーラ・トランジスタに関し、より詳細には、ＢｉＣＭＯＳ（バイポーラ・相補型金属酸化膜半導体）トランジスタ集積回路中に突出外因性ベースを備えるバイポーラ・トランジスタを形成するプロセスに関する。
The present invention relates generally to bipolar transistors and, more particularly, to a process for forming a bipolar transistor with a raised extrinsic base in an integrated bipolar and complementary metal-oxide-semiconductor (BiCMOS) transistor circuit.
特許公表２００４－５３２５３４
WO03001603より引用
★「一般に」と「より詳細には」は、定型文中の定型文である。
| 固定リンク
【要約】
【課題】突出外因性ベース、エミッタおよびコレクタを備えたバイポーラ・トランジスタを、ゲートを備えたＣＭＯＳ回路と集積化して形成するプロセスを提供すること。
A process for forming a bipolar transistor with a raised extrinsic base (310) over the base (190), an emitter (350), and a buried collector (105) integrated with a CMOS transistor.
【解決手段】ＣＭＯＳおよびバイポーラ区域を有する中間半導体構造を設ける。バイポーラ区域中に真性ベース層を設ける。このＣＭＯＳおよびバイポーラ区域にわたってベース酸化物を形成し、また、これらの区域上に犠牲エミッタ・スタック・シリコン層を被着させる。バイポーラ区域を保護するためにフォトレジストを塗布し、バイポーラ区域上の犠牲層の上部表面が、ＣＭＯＳ区域の上部表面とほぼ同じ高さになるように、この構造をエッチングしてＣＭＯＳ区域からのみ犠牲層を除去する。最後に、ＣＭＯＳおよびバイポーラ区域の両方にわたって、後続のＣＭＰ（化学機械研磨）に適したほぼ平らな上部表面を有する研磨停止層を被着させて、突出外因性ベースを形成する。
An intermediate semiconductor structure is provided having CMOS and bipolar areas. An intrinsic base layer is provided in the bipolar area. A base oxide is formed across, and a sacrificial emitter stack silicon layer is deposited on, both the CMOS and bipolar areas. A photoresist is applied to protect the bipolar area and the structure is etched to remove the sacrificial layer from the CMOS area only such that the top surface of the sacrificial layer on the bipolar area is substantially flush with the top surface of the CMOS area. Finally, a polish stop layer is deposited having a substantially flat top surface across both the CMOS and bipolar areas suitable for subsequent chemical-mechanical polishing (CMP) to form the raised extrinsic base.
特許公表２００４－５３２５３４
WO03001603より引用
| 固定リンク
更に、本発明の方法は、ドープドシリコン・ゲルマニウム・カーボン合金（SiGe:C）層の製造においても、これらSiGe:C層内のn-型オートドーピングを抑制するために用いることができる。
Furthermore, it is noted that the method of the present invention may also be used in the manufacture of doped silicon-germanium-carbon alloy (SiGe: C) layers to suppress the n-type autodoping in such SiGe: C layers.
特許公表２００４－５３３７１５
WO02079551より引用
| 固定リンク
本発明の方法を用いると、AsH3とSiH4の組合わせにて、Asスパイクを成長させることが可能となり、この結果、図１、２及び３においてPスパイクに対して示されるそれと類似するAsプロフィルが得られる。
It is noted that by using the method of the present invention, the combination of AsH3 and SiH4 enables the growth of As spikes and results in similar As profiles as the ones shown in figures 1,2 and 3 for P spikes.
特許公表２００４－５３３７１５
WO02079551より引用
| 固定リンク
当業者においては周知のように、HBT構造のような複雑なエピタキシャルマルチ層の成長では、幾度か成長が中断される。
As is known to persons skilled in the art, the growth of a complicated epitaxial multilayer, like a HBT structure, is characterized by several growth interruptions.
特許公表２００４－５３３７１５
WO02079551より引用
| 固定リンク
図３は、従来の技術による、SiH4フローの一時的中断を伴う成長方法にて製造された、Siキャッピング層を有するP-スパイクのSIMSプロットを示す。
Figure 3 shows a SIMS plot of a P-spike with an Si capping layer, produced by a growing method from the prior art using an interruption in the SiH4 flow.
特許公表２００４－５３３７１５
WO02079551より引用
| 固定リンク
これら結果の分析は、本発明による方法を用いてn-型ドープドエピタキシャルSi或いはSiGe層を成長させることで達成される改善を明白に示す。
The analysis of these results will clearly show the improvement obtained by growing such doped epitaxial Si or SiGe layers by means of a method in accordance with the present invention.
特許公表２００４－５３３７１５
WO02079551より引用
| 固定リンク
以下では本発明による成長方法を、n-型ドープドエピタキシャルSi或いはSiGe層の成長に関する幾つかの実験を用いて説明する。
Hereinbelow, the growth method according to the present invention will be explained by means of some experiments which illustrate thegrowthxf n-type doped epitaxial Si or SiGe layers.
特許公表２００４－５３３７１５
WO02079551より引用
| 固定リンク
以下では、本発明を幾つかの図面を参照しながら説明するが、これは、専ら解説の目的とし、添付のクレームに記載される保護の範囲を制限することを意図するものではない。
Below, the invention will be explained with reference to some drawings, which are intended for illustration purposes only and not to limit the scope of protection as defined in the accompanying claims.
特許公表２００４－５３３７１５
WO02079551より引用
| 固定リンク
本発明によるこの成長方法によると、エピタキシャル層内のドーパントプロフィル（dopant profiles）の境界及び形状がより良く定義（区画）される。
The growth method according to the present invention results in better defined limits and shapes of dopant profiles in epitaxial layers.
特許公表２００４－５３３７１５
WO02079551より引用
| 固定リンク
この目的が請求項1のプリアンブルに記載されるような半導体デバイスを製造する方法であって、スタックが一つの連続する成長サイクルにて成長されることを特徴とする方法によって達成される。
This object is achieved by the method of manufacturing a semiconductor device, as defined in the preamble of claim 1, wherein the stack is grown in one continuous growth cycle.
特許公表２００４－５３３７１５
WO02079551より引用
| 固定リンク
本発明の目的は、請求項1のプリアンブルに記載されるような半導体デバイスを製造する方法であって、エピタキシャル層内のn-型オートドーピングが強く抑圧されることを特徴とする方法を提供することにある。
It is an object of the present invention to provide a method of manufacturing a semiconductor device, as defined in the preamble of claim1, in which the occurrence of ntype autodoping in epitaxial layers is strongly suppressed.
特許公表２００４－５３３７１５
WO02079551より引用
| 固定リンク
さらに、従来の技術によるこれら各方法においては、ある時点において、半導体材が高温ステップにさらされ、このため半導体材料内のドーパントプロフィルがこのような高温での比較的迅速な拡散により劣化する。
Furthermore, the formation of shallow layers (i. e., well below one micrometer) with well-defined and abrupt n-type dopant profiles does not appear feasible if use is made of these methods from the prior art.
特許公表２００４－５３３７１５
WO02079551より引用
| 固定リンク
特開平8-203831号公報は、異なる電子特性を有する二つ或いはそれ以上の（サブ）層から成る単結晶層を、CVDエピタキシャル過程にて、成長させる方法を開示する。
JP-8-203831A discloses a method for growing, in a CVD epitaxy process, a single crystal layer consisting of two or more (sub) layers having different electronic properties.
特許公表２００４－５３３７１５
WO02079551より引用
| 固定リンク
加えて、この米国特許第6,007,624号明細書の方法は、埋め込み層からのオートドーピングの特定の排除のみに係る。
Also, the method of US 6,007,624 relates only to the specific preclusion of autodoping from buried layers.
特許公表２００４－５３３７１５
WO02079551より引用
●relate toは「…に関する」で多用される。
| 固定リンク
米国特許第6,007,624号明細書は、エピタキシャルSi層を成長する方法であって、オートドーピングが制御される方法を開示する。
US 6,007,624 discloses a method of growing epitaxial Si layers wherein autodoping is controlled.
特許公表２００４－５３３７１５
WO02079551より引用
| 固定リンク
米国特許第3,669,769号明細書は、単結晶Si上にエピタキシャル層を、エピタキシャル層のオートドーピングを最小限に押さえながら成長させる方法を開示する。
From US 3,669,769 a method is known to grow epitaxial layers on monocrystalline Si while minimizing the autodoping effect of the epitaxial layer.
特許公表２００４－５３３７１５
WO02079551より引用
| 固定リンク
このタイプのエピタキシャル成長過程におけるこの現象のために、得られるドーパントプロフィルが所望のプロフィルからずれることがある。
Due to this effect in such an epitaxial growth process, the dopant profile obtained will differ from the desired profile.
特許公表２００４－５３３７１５
WO02079551より引用
| 固定リンク
当分野においては、Si或いはSiGeのエピタキシャル成長を低温ドーピングと組合わせて遂行する場合、ドーパントの供給を止めた後も、ドーパントの取り込みが継続されることが知られている。
It is known in the art that during epitaxial growth of Si or SiGe in combination with doping at a low temperature, the incorporation of dopant continues after switching off the dopant supply.
特許公表２００４－５３３７１５
WO02079551より引用
| 固定リンク
本発明は請求項1のプリアンブルに記載されるような半導体デバイスを製造する方法に係る。
The present invention relates to a method of manufacturing a semiconductor device, as defined in the preamble of claim 1.
------
特許公表２００４－５３３７１５
WO02079551より引用
| 固定リンク
利点、他の有利な点、及び問題の解決策が特定の実施形態に基づいて記載されてきた。しかし、利点、他の有利な点、問題の解決策、及びいかなる利点の要因、有利な点の要因、解決策を生じ或いはより明白とする要因はいかなる請求項の重要な、必要な、又は不可欠な特性又は要素として解釈されない。ここで使用された、“からなる”、“構成されている”の用語、又はそれらの他の表現は非排除的な包括として規定し、要素のリストとして構成されるこれらの処理、方法、物品、又は装置は、それらの要素だけを含むのではなく、リストに明示されなかった又は固有の処理、方法、物品、装置等の他の要素を含み得る。
Benefits, other advantages, and solutions to problems have been described above with regard to specific embodiments.
However, the benefits, advantages, solutions to problems, and any element (s) that may cause any benefit, advantage, or solution to occur or become more pronounced are not to be construed as a critical, required, or essential feature or element of any or all the claims. As used herein, the terms "comprises," "comprising," or any other variation thereof, are intended to cover a non-exclusive inclusion, such that a process, method, article, or apparatus that comprises a list of elements does not include only those elements but may include other elements not expressly listed or inherent to such process, method, article, or apparatus.
特許公表２００４－５３５６６７
WO02091441より引用
| 固定リンク
上記の明細書により、本発明は特定の実施形態に基づいて記載してきた。しかし、当業者は様々な変更や変形は添付した本発明の特許請求の範囲に反することなく行われる。従って、明細書と図は説明上のもので制約的なものでない、またこれら全ての変更は本発明の範囲に内包されるものである。
In the foregoing specification, the invention has been described with reference to specific embodiments. However, one of ordinary skill in the art appreciates that various modifications and changes can be made without departing from the scope of the present invention as set forth in the claims below. Accordingly, the specification and figures are to be regarded in an illustrative rather than a restrictive sense, and all such modifications are intended to be included within the scope of present invention.
特許公表２００４－５３５６６７
WO02091441より引用
| 固定リンク
さらに、回折格子フィーチャの形状は重要である。
Also, the shape of the grating features is important.
特許公表２００４－５３５６６７
WO02091441より引用
| 固定リンク
典型的に集積回路回折格子は電子ビーム技術により実現される。。
Typically integrated circuit diffraction grating has been achieved by e-beam techniques.
特許公表２００４－５３５６６７
WO02091441より引用
| 固定リンク
より詳細には、高周波数は、より小さな周期を有するフィーチャを必要とする。より小さな周期とは、フィーチャが相互に接近する必要があることを有効に意味している。
In particular, higher frequencies require features that have a smaller period which effectively means they have to becloser together.
特許公表２００４－５３５６６７
WO02091441より引用
| 固定リンク
この屈曲は、ほとんど光の周波数に依存する。
This bending is dependent in a large measure on the frequency of the light.
特許公表２００４－５３５６６７
WO02091441より引用
※研究社 リーダーズでは、以下の定義になっている。
in a [some] measure ある程度, 幾分.
| 固定リンク
フィーチャは所望の屈曲を実現させる関係をなして離間される必要がある。
The features must be spaced apart in a relationship that provides for the desirable bending to occur.
特許公表２００４－５３５６６７
WO02091441より引用
| 固定リンク
困難のうちの一つは回折格子が好適には複数の回折格子フィーチャから形成されることである。
One of the difficulties is that the grating is made up desirably of a number of grating features.
特許公表２００４－５３５６６７
WO02091441より引用
| 固定リンク
これは、２点間の光をインターフェースすることが必要な場合に常に非常に望ましく、従って光が導波路に沿って伝播され、かつ好適には導波路の外部へ伝播される場合、又は光が導波路の外部で発生し、かつ好適には導波路内に入る場合、回折格子はこれを実現するために利用され得る。
This is very desirable anytime there is a need to interface light between two points so that if light is being transmitted along a waveguide and is desirably sent outside of the waveguide or light is originating outside the waveguide and is desirably to be in the waveguide, a grating can be utilized to achieve this.
特許公表２００４－５３５６６７
WO02091441より引用
| 固定リンク
光結合に技術の一つは回折格子として周知である。
One of the techniques used in opto-coupling is known as diffraction grating.
特許公表２００４－５３５６６７
WO02091441より引用
| 固定リンク
光結合素子構造及びその方法
本発明は光結合に関する。より詳細には、光結合において有用な集積回路素子構造に関する。
AN OPTO-COUPLING DEVICE STRUCTURE AND METHOD
THEREFOR
This invention relates to opto-coupling and, more particularly, to integrated circuit device structures useful in opto-coupling.
特許公表２００４－５３５６６７
WO02091441より引用
| 固定リンク
２つのタイプの面上に高い品質のフィルム積層を形成するために、シリコンバッファ層をマスキングしたり、パターン化する処理を必要としないということが特筆される。
Note that it was not necessary tomask/pattern the silicon buffer layer to deposit a high-quality filmstack over both types of surface.
特許公表２００５－５０３０００
WO02065517より引用
| 固定リンク
前回の日記で書いた、
http://xenakis.cocolog-tcom.com/blog/2008/05/post_8db3.html
仕事をもらうことを重視する翻訳スクールの見学会の日程が決まりました。
とりあえず、７月５日（土）、12日（土）の4pm-6pmを予定しています。
まだ、以下の翻訳スクールのサイトが更新されていないと思いますが、上記の日時で行う予定です。
内容の詳細は、以下のサイトを時々ご覧ください。
http://www.qollounge.com/ps/index.php
--------
検索キーワード
特許 知財 特許翻訳 特許翻訳学校 特許翻訳の学校 特許翻訳スクール 特許翻訳のスクール 翻訳学校 講座 通信講座 翻訳者 トライアル 在宅 在宅の仕事 求人 翻訳の仕事 単価 ブログ 募集 年収 収入 高収入 翻訳の勉強 翻訳の資格 資格試験
| 固定リンク
エンジニア、弁理士、経営者（翻訳を出すお客様）、翻訳者が一同に集まり、特許翻訳者を育てる知財翻訳スクール設立にほぼ近づきました。
以下のリンクをクリックしてご覧ください。
http://www.qollounge.com/ps/index.php
（ブラウザは、出来る限りIEをお薦めします。
もちろんFirefoxでも構いませんが、画面のレイアウトに少々違いが出る場合があります。）
これまでの翻訳学校とは異なるのは、お客様（クライアント）自体が主体となって、新人翻訳者の育成に力を入れることです。
また、「専門技術」のコースを強化していることです。
「語学は得意だけれど、専門技術がない」という人は多いと思います。そこで、「専門技術」のコースにおいて、スキルアップをして頂きたいと思います。
現在、クライアント自体が持つ翻訳（特に特許関係）の仕事が余っているので、効率よく、翻訳処理をすることを望んでいます。
しかし、現実には、特許関係の翻訳を訳せるほどの実力のある翻訳者が不足しているため、なかなか、迅速に品質の良い特許翻訳をすることができません。
そこで、知財翻訳スクール設立を決定したわけです。
現在、まだ確定していませんが、最初から、クライアントの仕事を行うクラスも追加する予定です。
●このクライアントが直接仕事を提供することが、他の翻訳学校と最も異なる特徴です。
（現在、ホームページには表示していませんが、近日中に追加する予定です。）
また、他の翻訳学校と差別化するために、専門技術の会社の見学もオプションとして加えました。
この見学も、一般人が入室不可能な場所まで入って見ることができます。
また、専門分野で一流のエンジニアに直接会うこともできます。
※これも、他の翻訳学校と異なる特徴です。
５月30日（金）には、臨海副都心センターにある産業技術総合研究所の三宅正人氏や、東大で講義をされている並木幸久氏と直接お会いすることができます。
どちらの方もバイオ技術においては一流の方です。
これから翻訳者になりたい方々の正直な欲求や不安は以下に集約されると思います。
＊仕事がほしい
＊翻訳者になれるかなー？
その意味でも、今後、新しい形態の知財翻訳スクールをぜひ活用して頂き、知り合いで翻訳者になりたい方々にも、上記知財翻訳スクールのことをお知らせ頂ければ幸いです。
----
検索キーワード
検索キーワード
特許 知財 特許翻訳 特許翻訳学校 特許翻訳の学校 特許翻訳スクール 特許翻訳のスクール 翻訳学校 講座 通信講座 翻訳者 トライアル 在宅 在宅の仕事 求人 翻訳の仕事 単価 ブログ 募集 年収 収入 高収入 翻訳の勉強 翻訳の資格 資格試験
| 固定リンク
公知のフォトリソグラフィ技術を利用して、フォトレジスト層を形成し、パターニングすることにより、図５Ｂに示したように、フォトレジストマスク５６０を形成する。
Using known photolithography techniques, a photoresist mask 560 is formed and patterned as illustrated in Figure 5B.
特許公表２００５－５０３０００
WO02065517より引用
| 固定リンク
また、非エピタキシャル面５３０上の領域（多結晶領域）５４０に、所定の非エピタキシャル（例えば、多結晶）形態を有するフィルムが形成されるように、成膜温度を選択しなければならない。
The deposition temperature is selected to deposit a film having a desired non-epitaxial (e. g., polycrystalline) morphology in the regions 540 over the non-epitaxial surfaces 530.
特許公表２００５－５０３０００
WO02065517より引用
＊「有する」は、having以外にも多くの表現があるので、各自で研究すること。
| 固定リンク
この好ましい方法は、さらに、第１と第２のシリコン源をトリシランに置き換えることにより、１つにまとめられた半導体デバイスの製造プロセスに改善すること、及び同一のステップで、第１の面と第２の面にＳｉ含有フィルムを成膜することを含んでいる。
The preferred method further comprises modifying the identified semiconductor device manufacturing process by replacing the first and second silicon sources with trisilane and depositing a silicon-containing film onto the first surface and the second surface in the same step.
特許公表２００５－５０３０００
WO02065517より引用
| 固定リンク
この方法は、第１のシリコン源を用いて第１の面に第１のＳｉ含有フィルムを成膜すること、別のステップで、第２のシリコン源を用いて第２の面に第２のＳｉ含有フィルムを成膜すること（第１と第２の面が異なる）で構成された半導体デバイスの製造プロセスのステップを１つにする(identify)ことを含むことが好ましい。
Preferably, this method comprises identifying a semiconductor device manufacturing process that comprises depositing a first silicon-containing film onto a first surface using a first silicon source and, in a separate step, depositing a second silicon-containing film onto a second surface using a second silicon source, wherein the surfaces are different.
特許公表２００５－５０３０００
WO02065517より引用
| 固定リンク
さらに追加される層、すなわちエミッタは、本技術に係る技術者によく知られている手段で、完成されたデバイスを製造するために、図４に示した構造上に成膜することができる。
Additional layers, e. g., an emitter, may be deposited onto the structure shown in Figure 4 to produce the completed device, in a manner known to those skilled in the art.
特許公表２００５－５０３０００
WO02065517より引用
| 固定リンク
このように、多結晶領域４１８及び４２６におけるｐ型ドーパントの量は、エピタキシャル領域４２０におけるｐ型ドーパントのレベルとほぼ同じであることが好ましい。
Thus, the amount of p dopant in the polycrystalline regions 418 and 426 is preferably about the same as the level of p dopant in the epitaxial base region 420.
特許公表２００５－５０３０００
WO02065517より引用
| 固定リンク
しかし、本技術に係る技術者であれば、開示されている方法は、ｐｎｐデバイスの製造に同様に応用できることが理解されるはずである。
However, those skilled in the art will recognize that the described methods are equally applicable to the fabrication of pnp devices.
特許公表２００５－５０３０００
WO02065517より引用
| 固定リンク
別の実施の形態（図３Ａ～３Ｃには示されていない）として、前述のように、酸化物面３３０上と活性領域面３４０上に予め形成されたバッファ層面に、ガスを供給してもよい。
In an alternate embodiment (not shown in Figure 3), the gas is delivered to the surface of a buffer layer previously deposited over the oxide surface 330 and the active area surface 340 as described above.
特許公表２００５－５０３０００
WO02065517より引用
| 固定リンク
図３Ａは、半導体基板３２０上に、フィールド分離領域３１０を備える好ましい構造（基板）３００を示す図である。
Figure 3A illustrates a preferred structure 300 having field isolation regions 310 over a semiconductor substrate 320.
特許公表２００５－５０３０００
WO02065517より引用
＊「備える、具備する」は、他にcomprise, include, be provided with, be equipped withなどがある。
| 固定リンク
図３Ａ～図３Ｃは、好ましい実施の形態でトリシランを用いる時に得られる優位性を示す断面図である。ただし、本技術に係る技術者であれば、ここに開示されていることに従って、様々な好ましい方法によって、同様な優位性が提供されることを認識できるはずである。
Figure 3 illustrates the benefits obtained when using trisilane in the context of a preferred embodiment, but it will be recognized by those skilled in the art that variations of the preferred method in accordance with the teachings herein will provide similar benefits.
特許公表２００５－５０３０００
WO02065517より引用
| 固定リンク
下層の混合基板のうちの少なくとも１つの表面の組成及び表面形態は、その面への歪みのあるＳｉＧｅフィルムのヘテロエピタキシャル成長を、効果的に生じさせる。
Preferably, the surface morphology and composition of at least one surface of the underlying mixed substrate is effective to allow strained heteroepitaxial growth of SiGe films thereon.
特許公表２００５－５０３０００
WO02065517より引用
| 固定リンク
ゲルマニウム源には、ゲルマン又はジゲルマンを用いるのが、さらに好ましい。
More preferably, the germanium source is germane or digermane.
特許公表２００５－５０３０００
WO02065517より引用
| 固定リンク
ＳｉＧｅ含有フィルムは、上記のバッファ層上、好ましくはシリコンバッファ層又はドーピング処理されたシリコンバファ層上、又は直接混合基板上に形成するのがよい。
The SiGecontaining film may be deposited onto a buffer layer as described above, preferably onto a silicon or doped silicon buffer layer, or directly onto the mixed substrate.
特許公表２００５－５０３０００
WO02065517より引用
| 固定リンク
このＳｉＧｅ含有フィルムは、ゲルマニウム源とトリシランを同時に反応室へ導入するか、又はトリシランとゲルマニウム源の混合物を用いて、成膜を行うことが好ましい。
SiGe-containing film is preferably deposited by simultaneously introducing a germanium source andtrisilane to the chamber, more preferably by using a mixture of trisilane and a germanium source.
特許公表２００５－５０３０００
WO02065517より引用
| 固定リンク
ベース構造を製造する方法は、活性領域と絶縁領域を含む基板面を準備するステップと、活性領域と絶縁領域の両方の基板上に、Ｓｉ含有フィルムを形成するのに効果的な条件で、基板面にトリシランを供給するステップとを含んでいる。
The method for making the base structure comprises providing a substrate surface that comprises an active area and an insulator and supplying trisilane to the substrate surface under conditions effective to deposit a silicon-containing film onto the substrate over both the active area and the insulator.
特許公表２００５－５０３０００
WO02065517より引用
| 固定リンク
１つの好ましい実施の形態では、バイポーラトランジスタのベース構造を製造する方法に、トリシランを用いる。
In a preferred embodiment, trisilane is used in a method for making a base structure for a bipolar transistor.
特許公表２００５－５０３０００
WO02065517より引用
| 固定リンク
例えば、上層のフィルム２８０内のシリコンとゲルマニウムの相対的な量は、両方の領域２４０と２６０で、相対的に一定であることが好ましい。
For example, the relative amounts of silicon and germanium in the overlying film 280 are preferably relatively constant across the film, over both the region 240 and the region260.
特許公表２００５－５０３０００
WO02065517より引用
| 固定リンク
図示した例では、フィルム２８０は、ＳｉＧｅ、ＳｉＧｅＣなどのＳｉとＧｅを含有する（「ＳｉＧｅ含有」）材料である。
In the illustrated embodiment, the film 280 is a silicon germanium-containing ("SiGe-containing") material such as SiGe or SiGeC.
特許公表２００５－５０３０００
WO02065517より引用
| 固定リンク
トリシランは、所定時間、目標の厚さを有するＳｉ含有フィルムを形成するのに効果的な供給速度で、混合基板表面に供給することが好ましい。
Trisilane is preferably delivered to the mixed substrate surface for a period of time and at a delivery rate that is effective to form a Si-containing film having the desired thickness.
特許公表２００５－５０３０００
WO02065517より引用
| 固定リンク
そのような処理方法は、本発明が属する技術分野の技術者によく知られている（参照：Peter Van Zant, "Microchip Fabrication," 4th Ed., McGraw Hill, New York, (2000), pp.385）。
Such treatment methods are known to those skilled in the art, see Peter Van Zant,"MicrochipFabrication,"4th Ed., McGraw Hill, New York, (2000), pp. 385.
特許公表２００５－５０３０００
WO02065517より引用
| 固定リンク
好ましい実施の形態は、トリシランを混合基板に供給する、速い成膜速度による方法であり、その場合の供給速度は、基板１ｃｍ2に対して、少なくとも約０．００１ｍｇｆ／分、より好ましくは少なくとも約０．００３ｍｇｆ／分である。
A preferred embodiment provides a high rate deposition method in which trisilane is delivered to the mixed substrate surface at a delivery rate of at least about0. 001 milligram per minute per square centimeter of the substrate surface, more preferably at least about 0.003 milligram per minute per square centimeter of the substrate surface.
特許公表２００５－５０３０００
WO02065517より引用
| 固定リンク
ここで説明するＳｉ含有フィルムの成膜は、約５Å／分以上、より好ましくは約１０Å／分以上、さらに好ましくは約２０Å／分以上の速度で行うのがよい。
Deposition of the Si-containing films described herein is preferably conducted at a rate of about 5A per minute or higher, more preferably about 10A per minute or higher, most preferably about 20A per minute or higher.
特許公表２００５－５０３０００
WO02065517より引用
| 固定リンク
導入ガス中の濃度の１例は、全導入ガスの質量に対して、約１ｐｐｂ～約１質量％の範囲である。ただし、所定の特性を有するフィルムを得るために、より多くの量又はより少ない量が好ましいこともある。
Typical concentrations in the feed gas can be in the range of about 1 part per billion (ppb) to about 1% by weight based on total feed gas weight, although higher or lower amounts are sometimes preferred in order to achieve the desired property in the resulting film.
特許公表２００５－５０３０００
WO02065517より引用
| 固定リンク
導入ガス中のドーパントの前駆体の量は、Ｓｉ含有フィルム中のドーパントが所定のレベルになるように調節する。
The amount of dopant precursor in the feed gas may be adjusted to provide the desired level of dopant in the Si-containing film.
特許公表２００５－５０３０００
WO02065517より引用
| 固定リンク
例えば、"ＳｉＧｅ"は、シリコンとゲルマニウムと必要に応じて含まれるドーパントのような元素で構成された材料である。また、"ＳｉＣ"、"ＳｉＧｅ"及び"ＳｉＧｅＣ"は、化学量論式を表すものではなく、示された元素を特定の割合で含む材料に限定されるものではない。
For example,"SiGe"is a material that comprises silicon, germanium and, optionally, other elements, e. g., dopants."SiC","SiGe",and"SiGeC"are not chemical stoichiometric formulas per se and thus are not limited to materials that contain particular ratios of the indicated elements.
＊per se
adv. 自ら, それ自体が[で], 本質的に
（研究社 新英和大辞典より引用）
特許公表２００５－５０３０００
WO02065517より引用
| 固定リンク
シリルホスフィン［（Ｈ3Ｓｉ）3-XＰＲX］及びシリルアルシン［（Ｈ3Ｓｉ）3-XＡｓＲX］（ただし、Ｘ＝０～２、ＲX＝Ｈ及び／又はＤ）は、燐やヒ素のドーパントとして、好ましい前駆体である。ＳｂＨ3及びトリメチルインジウムは、それぞれアンチモン、インジウムの原料として好ましいものである。
Silylphosphines[(H3Si) 3xPRx] and silylarsines[(H3Si) 3xAsRx] where x = 0-2 andRx = H and/or D are preferred precursors for phosphorous and arsenic dopants. SbH3 and trimethylindium are preferred sources of antimony and indium, respectively.
特許公表２００５－５０３０００
WO02065517より引用
| 固定リンク
トリシランを用いるＣＶＤ法によるＳｉ含有フィルムへのドーパントの注入は、ドーパントの前駆体を用いる"in situ"ドーピングによって実施するのが好ましい。
Incorporation of dopants into Si-containing films by CVD using trisilane is preferably accomplished by in situ doping using dopant precursors.
特許公表２００５－５０３０００
WO02065517より引用
| 固定リンク
このタイプのＣＶＤに適する反応器は市販されており、好適なモデルには、アリゾナ州フェニックスにあるＡＳＭアメリカインコーポレイテッドから市販されている、"ＥｐｓｉｌｏｎTMシリーズ"のシングルウェーハリアクタがある。
Suitable reactors of this type are commercially available, and preferred models include the Epsilon series of single wafer reactors commercially available from ASM America, Inc. of Phoenix, Arizona.
特許公表２００５－５０３０００
WO02065517より引用
| 固定リンク
説明した実施の形態では、ＣＶＤ反応室内のガスの流れは水平であり、もっとも好ましいのは、反応室は、１つのウェーハ、１回パス、厚さの薄い水平なガスフロー反応器である。また、加熱は光輝加熱が好ましい。
In the illustrated embodiments, the gas flow in the CVD chamber is horizontal, most preferably the chamber is a single-wafer, single pass, laminar horizontal gas flow reactor, preferably radiantly heated.
特許公表２００５－５０３０００
WO02065517より引用
| 固定リンク
ＣＶＤ反応室への導入ガスの供給には、適当なマニフォールドを用いるのがよい。
A suitable manifold may be used to supply feed gas (es) to the CVD chamber.
特許公表２００５－５０３０００
WO02065517より引用
| 固定リンク
トリシランは、トリシラン蒸気を含むキャリアガスとともに用いられるバグリング器、好ましくは温度コントロールされたバブリング器を介して反応室に導入することが好ましい。
Preferably, trisilane is introduced to the chamber by way of a bubbler used with a carrier gas to entrain trisilane vapor, more preferably a temperature controlled bubbler.
特許公表２００５－５０３０００
WO02065517より引用
| 固定リンク
水素ガスと窒素ガスは、ここに説明する方法にとって、好ましいキャリアガスである。
Hydrogen and nitrogen are preferred carrier gases for the methods described herein.
特許公表２００５－５０３０００
WO02065517より引用
| 固定リンク
導入ガスは、不活性のキャリアガスのようなトリシラン以外のガスを含んでいてもよい。
The feed gas can include a gas or gases other than trisilane, such as inert carrier gases.
特許公表２００５－５０３０００
WO02065517より引用
| 固定リンク
ＣＶＤ反応室の全圧は、約０．００１～約１０００torr（約０．１３～約１．３×１０5Pa）の範囲が好ましく、さらに好ましいのは約０．１～約８５０torr（約１３～約１．１×１０5Pa）、もっとも好ましいのは約１～７６０torr（約１．３×１０2～約１．０×１０5Pa）である。
The total pressure in the CVD chamber is preferably in the range of about 0.001 torr to about 1000 torr, more preferably in the range of about 0.1 torr to about 850 torr, most preferably in the range of about 1 torr to about 760 torr.
特許公表２００５－５０３０００
WO02065517より引用
| 固定リンク
基板の加熱は、本技術分野で知られているいくつかの方法によって行うことができる。
The substrate can be heated by a variety of manners known in the art.
特許公表２００５－５０３０００
WO02065517より引用
| 固定リンク
また、約７５０℃以下、好ましくは約７２５℃以下、さらに好ましくは約７００℃以下で成膜するのがよい。
Preferably, deposition takes place at a temperature of about750 C or less, more preferably about725 C or less, most preferably about700 C or less.
特許公表２００５－５０３０００
WO02065517より引用
| 固定リンク
熱ＣＶＤ法は、基板温度約４００℃以上、好ましくは約４５０℃以上、さらに好ましくは約５００℃以上で行うのがよい。
Thermal CVD is preferably conducted at a substrate temperature of about 400 C or greater, more preferably about450 C or greater, even more preferably about500 C or greater.
特許公表２００５－５０３０００
WO02065517より引用
| 固定リンク
本技術に係る技術者によく知られているいくつかのＣＶＤ法に従って成膜することができる。しかし、以下に述べるＣＶＤ法に従って成膜を行う場合に、最高の優位性が得られる。
Deposition may be suitably conducted according to the various CVD methods known to those skilled in the art, but the greatest benefits are obtained when deposition is conducted according to the CVD methods taught herein.
特許公表２００５－５０３０００
WO02065517より引用
＊those skilled in the art
「当業者」の訳がよく見られる。
| 固定リンク
ミックス又はパターン化された基板表面へのトリシランの供給は、表面が露出した状態の混合基板が配置された適当な反応室に、トリシランを導入することによって実施することが好ましい。
Preferably, delivery of the trisilane to the mixed or patterned substrate surface is accomplished by introducing the trisilane to a suitable chamber having the mixed substrate disposed therein.
特許公表２００５－５０３０００
WO02065517より引用
| 固定リンク
ここに示されているＣＶＤ法によれば、混合基板の表面にトリシランを供給すると、Ｓｉ含有フィルムが形成される。
Under the CVD conditions taught herein, the delivery of trisilane to the surface of a mixed substrate results in the formation of a Si-containing film.
特許公表２００５－５０３０００
WO02065517より引用
| 固定リンク
本発明が属する技術分野の技術者であれば、ＬＯＣＯＳ法やトレンチ分離法を含む、上記のような基板３００を形成するためのいくつかの方法を十分に理解しているはずである（参照：Peter Van Zant, "Microchip Fabrication," 4th Ed., McGraw Hill, New York, (2000), pp.522-526）。
Those skilled in the art will appreciate a variety of methods for making such a structure 300, including local oxidation of silicon (LOCOS) and trench isolation processes, see Peter Van Zant,"MicrochipFabrication,"4th Ed., McGraw Hill, New York, (2000), pp. 522-526.
特許公表２００５－５０３０００
WO02065517より引用
| 固定リンク
シリコンの活性領域３４０と分離領域３１０とは、形態が相違し（結晶質と非晶質）、導電性が相違（導電体と絶縁体）している。
The silicon active area 340 and the surface of the isolation regions 330 are morphologically different (crystalline vs. amorphous) and have different electrical conductivity (conductor vs. insulator).
特許公表２００５－５０３０００
WO02065517より引用
| 固定リンク
図に示した例では、基板３００は、単結晶の表面形態を有する半導体の活性領域３４０を備えた第１の基板表面と、非晶質の表面形態を備えた第２の基板表面３３０とを含んでいる。
In the illustrated embodiment, the substrate 300 comprises a first substrate surface having a semiconductor active area 340 having a single crystal surface morphology and a second substrate surface 330 having an amorphous surface morphology.
特許公表２００５－５０３０００
WO02065517より引用
| 固定リンク
半導体基板３２０は、単結晶のウェーハ（又はウェーハなどに成膜されたエピタキシャルシリコン層）であることが好ましく、フィールド分離領域３１０は、シリコン酸化物であることが好ましい。
Preferably, the semiconductor substrate 320 is a single crystal wafer, (or an epitaxial silicon layer deposited over such a wafer) and the isolation regions 310 are silicon dioxide.
特許公表２００５－５０３０００
WO02065517より引用
| 固定リンク
図１Ａ（前出）と図３Ａは、混合基板の特定の例を示す断面図である。
Specific examples of mixed substrates are shown in Figures 1A (discussed above) and 3A.
特許公表２００５－５０３０００
WO02065517より引用
| 固定リンク
そのような混合基板は、第１の表面形態を有する第１の表面と、第２の表面形態を有する第２の表面によって構成される。
Such a mixed substrate comprises a first surface having a first surface morphology and a second surface having a second surface morphology.
特許公表２００５－５０３０００
WO02065517より引用
| 固定リンク
例えば、銅又はシリコンのように異なった元素、銅とアルミニウムのように異なった金属、シリコン又はシリコン酸化物のようにＳｉを含む異なった材料によって形成することができる。
For example, the surfaces can be made from different elements such as copper or silicon, or from different metals, such as copper or aluminum, or from different Si-containing materials, such as silicon or silicon dioxide.
特許公表２００５－５０３０００
WO02065517より引用
| 固定リンク
本明細書で用いられている「混合基板」は、２つ又はそれ以上の異なったタイプの表面を備える基板を意味する。
As used herein, a "mixed substrate" is a substrate that has two or more different types of surfaces.
特許公表２００５－５０３０００
WO02065517より引用
| 固定リンク
以下に、図２Ａ及び図２Ｂを、さらに詳細に説明する。
Figures 2A and 2B are described in more detail below.
特許公表２００５－５０３０００
WO02065517より引用
| 固定リンク
【発明を実施するための最良の形態】
【００ＸＸ】
成膜プロセスとしては、核生成現象に対する敏感さが低いプロセスが開発されてきた。これらのプロセスは、混合基板上に、高品質のＳｉ含有フィルムを成膜することができるように、トリシラン（Ｈ3ＳｉＳｉＨ2ＳｉＨ3）を採用している。
Detailed Description of the Preferred Embodiments [00xx] Deposition processes have now been discovered that are much less sensitive to nucleation phenomena. These processes employ trisilane(H3SiSiH2SiH3) to enable the deposition of high quality Si-containing films over mixed substrates.
特許公表２００５－５０３０００
WO02065517より引用