【発明の詳細な説明】
【技術分野】
【背景技術】
【０００２】
原始から、人類は、利用可能な形態のエネルギーの殆ど全てを入手するために、”太陽”を頼ってきた。かかるエネルギーは、石油、放射光、材木および様々な形態の熱エネルギーから得られる。これは単なる例示にすぎないが、人類は自身の需要の多くのために、石炭やガスのような石油資源に重度に依存してきた。不幸にも、このような石油資源は、枯渇しつつあり、更に他の問題を引き起こしつつある。部分的ではあるが、代替品として、太陽エネルギーでもって、我々の石油資源に対する依存を減少させることが提案されている。これは単なる例示にすぎないが、太陽エネルギーは、「太陽電池」から得ることができ、「太陽電池」は一般にシリコンから製造される。
【０００３】
太陽からの太陽光に曝されると、シリコン太陽電池は電力を発生する。光はシリコンの原子と相互作用して、電子とホールを形成する。その電子とホールは、シリコン内でｐ－ドープ領域およびｎ－ドープ領域に移動し、両ドープ領域の間で電位差と電流を生み出す。実施例によっては、太陽電池は、効率を向上するために集光要素を備えるものもあった。例えば、前記集光要素を用いて太陽光線を蓄積し、活性光電子材料の１または複数の部位に焦点を当てていた。これらは有効であるが、これらの太陽電池には、なお多くの問題があった。
【０００４】
一例を挙げれば、太陽電池は、シリコンなどの出発原料に依存する。そのようなシリコンは、多くの場合、ポリシリコンおよび／または単結晶シリコン材料を用いて製造される。これらの材料は、多くの場合、製造することが難しい。ポリシリコンセルは、多くの場合、ポリシリコンプレートを製造することによって形成される。これらのプレートは、効率的に形成されるが、高効率太陽電池に最適な特性を有しない。単結晶シリコンは、高品質な太陽電池に適した特性を有する。しかしながら、そのような単結晶シリコンは高価なので、効率的かつ費用効果に優れた方法で太陽電池に適用して用いるのは困難である。一般的に、薄膜太陽電池は、少量のシリコン材料を用いるので高価ではないが、それらのアモルファスあるいは多結晶構造は、単結晶シリコン基板から製造されたより高価なバルク型結晶シリコン太陽電池よりも低性能である。これらおよび他の制約は、本明細書、特に以下で詳述する。
METHOD AND STRUCTURE FOR FABRICATING SOLAR CELLS
BACKGROUND OF THE INVENTION
[0002] From the beginning of time, human beings have relied upon the "sun" to derive almost all useful forms of energy. Such energy comes from petroleum, radiant, wood, and various forms of thermal energy. As merely an example, human being have relied heavily upon petroleum sources such as coal and gas for much of their needs. Unfortunately, such petroleum sources have become depleted and have lead to other problems. As a replacement, in part, solar energy has been proposed to reduce our reliance on petroleum sources. As merely an example, solar energy can be derived from "solar cells" commonly made of silicon.
[0003] The silicon solar cell generates electrical power when exposed to solar radiation from the sun. The radiation interacts with atoms of the silicon and forms electrons and holes that migrate to p-doped and n-doped regions in the silicon body and create voltage differentials and an electric current between the doped regions. Depending upon the application, solar cells have been integrated with concentrating elements to improve efficiency. As an example, solar radiation accumulates and focuses using concentrating elements that direct such radiation to one or more portions of active photovoltaic materials. Although effective, these solar cells still have many limitations.
[0004] As merely an example, solar cells rely upon starting materials such as silicon. Such silicon is often made using either polysilicon and/or single crystal silicon materials. These materials are often difficult to manufacture. Polysilicon cells are often formed by manufacturing polysilicon plates. Although these plates may be formed effectively, they do not possess optimum properties for highly effective solar cells. Single crystal silicon has suitable properties for high grade solar cells. Such single crystal silicon is, however, expensive and is also difficult to use for solar applications in an efficient and cost effective manner. Generally, thin-film solar cells are less expensive by using less silicon material but their amorphous or polycrystalline structure are less efficient than the more expensive bulk silicon cells made from single-crystal silicon substrates. These and other limitations can be found throughout the present specification and more particularly below.
---
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記から、費用効果が大きく効率的な大型基板を製造するための技術が望まれていることが理解される。
[0005] From the above, it is seen that a technique for manufacturing large substrates which is cost effective and efficient is desirable.
【課題を解決するための手段】
【０００６】
本発明の実施例によれば、光電子材料の製造についての技術が提供される。より詳しくは、発明の一実施例は、光電子装置の層転写技術を用いた太陽電池構造を形成するための方法および構造を含む技術を提供する。本発明のある実施例は、光電子デバイスの製造に対して望ましい蒸着速度と熱量を有するシラン基種（ｓｉｌａｎｅ ｔｙｐｅｓｐｅｃｉｅｓ）を用いた厚膜作成プロセスを提供する。しかし、本発明はより広範に適用されること、つまり、集積半導体装置の三次元のパッケージング、フォトニックデバイス、圧電素子、フラットパネルディスプレイ、マイクロマシン技術（”ＭＥＭＳ”）、ナノテクノジー構造、センサー、アクチュエーター、集積回路、生物学的装置および生物医学的装置などの他の種類のアプリケーションに適用されることが認識される。
【０００７】
ある特定の実施例では、本発明は、太陽電池、ソーラーパネルなどの光電子セルを製造する方法を提供する。前記製造方法は、半導体基板を調成する工程を含んでおり、前記半導体基板は、表面部、劈開部、表面部と劈開部との間で除去される第１の材料層とを有している。また、前記製造方法は、半導体基板の表面部を、ガラス、石英、プラスチックなどの光学透明性基板の第１の表面部に結合する工程を有する。好適な実施例では、光学透明性基板は、第１の表面部と第２の表面部とを有する。前記製造方法は、劈開表面部の形成を促すために、前記表面部が第１の表面部に結合したままで、半導体基板から第１の材料層を取り除くように半導体基板を劈開する工程も有する。前記製造方法は、半導体材料の生成層を形成するように劈開表面部の上を覆う第２の半導体材料層を形成する工程を有する。
【０００８】
他の特定の実施例において、本発明は、太陽電池、ソーラーパネルなどの光電子セル装置を提供する。前記装置は、第１の表面および第２の表面を含む光学透明性基板を有する。また、第１の表面部および第２の表面部を備える材料（半導体材料、単結晶材料など）の第１の材料層を含む。好適な実施例では、前記表面部は、光学透明性基板の第１の表面の上を覆っている。前記装置は、材料層の第１の表面部と光学透明性材料の第１の表面部との間に担持される光学結合材料（酸化錫、インジウム錫酸化物（ＩＴＯ）、二酸化チタン、酸化亜鉛（ＺｎＯ）または他の誘電性積層構造材料、スピンオンガラス（ＳＯＧ）、または他の適切な材料など）を有する。本実施例によれば、前記光学結合材料は、一般的に光に対して透過性である（ガラスと同様に）適切な光学特性を有し、また、粘着力、熱対応性、信頼性などの適切な物理的性質も有する。第２の半導体材料層は、半導体材料の生成層を形成するための第２の表面部の上を覆う。
【０００９】
さらに他の特定の実施例において、本発明は、マルチパス法およびマルチパス構造を提供する。つまり、本構造は、１または複数の光電部の活性部に光を戻す反射表面を有する。ある特定の実施例では、光はガラス基板および光電部を通過して、光電部が光を電力に変換する。そのため、光電部を通過する全ての光は、光電部の１または複数の部分に反射表面を介して反射して戻る。もちろん、他に変形し、改良し、あるいは代替することも可能である。
【００１０】
さらに本発明の実施例に係る代替手段において、本発明の方法および構造は、１または複数の光捕獲構造を提供する。その構造は、ガラスまたは他の材料の裏面上で光をさらに傾いた角度に散乱／転送して薄膜セルでの集光効率を増加するプラスチック製のフレネルシートのような構造となっている。もちろん、他に変形し、改良し、あるいは代替することも可能である。
【００１１】
ある特定の実施例では、このような光を捕獲する構造の主要な効果は、薄膜セル用ガラスの表面に当たる反射光をよりランバート（Ｌａｍｂｅｒｔｉａｎ）光源に修正することである。そこでは、薄膜セルがより多くの光と交差して、効率的に集光効率を増加するように光が様々な角度で転送される。もちろん、他に変形し、改良し、あるいは代替することも可能である。
【００１２】
さらにその他の実施例では、光捕獲層は、導波路として機能するように設計されたシリコン製の薄膜層内部で、捕獲され得るような傾斜角で光の大部分を転送してもよい。光の捕獲角度、シリコン薄膜の層および介在する結合材料の層と構成は、改良されてこのような光の捕獲を最適化までし、さらに、電池の有効な厚さとして、電池の縦軸（Ｘ－Ｙ座標での）を用いるように設計されてもよい。多くの実施例では、光電子接合は、同じ様に、シリコン層および縦軸の範囲内にあるので、これにより、薄膜太陽電池での光の転換効率を効果的に最適化するためのさらなる方法を提供できる。もちろん、他に変形し、改良し、あるいは代替することも可能である。
【００１３】
ある特定の実施例では、本発明は、１または複数の光電子部の効率を改善する光導波路を備える太陽電池装置を提供する。前記装置は、第１の表面および第２の表面を含む光透過性基板を有する。光学透明性材料は、第１の屈折率を有する。開口部は、前記光学透明性基板の前記第２の表面の一部に配置される。前記装置は、第１の表面部および第２の表面部を有する第１の半導体材料層を有し、前記第１の表面部は前記光学透明性基板の第１の表面の上を覆っている。光結合材料は、前記材料層の第１の表面部と前記光学透明性基板の第１の表面との間に担持される。前記第１の半導体層は、第２の屈折率を有する。ある特定の実施例では、前記第２の屈折率は、前記第１の屈折率よりも約２ないし３倍大きい。前記装置は、前記第１の半導体材料層の１または複数の部分に形成される光電子部と、前記第１の半導体材料層の１または複数の部分に形成される導波路構造とを有する。
【００１４】
ある特定の実施例では、本発明は、太陽電池などの光電子材料の製造方法を提供する。前記製造方法は、単結晶シリコン基板、単結晶ゲルマニウム基板、シリコン－ゲルマニウム基板およびその他などのドナー基板を形成する工程を有する。好ましい実施例では、前記ドナー基板は、劈開部、表面部および前記劈開部と前記表面部との間で定められる第１のシリコン材料層を有する。前記製造方法は、劈開部周辺内部でドナー基板の一部を分離するために、第１のシリコン材料層を処理基板の処理基板表面部に転写する工程を有する。前記製造方法は、第１のシリコン材料層の上を覆う劈開表面部の形成を促すために、前記表面部を前記処理基板の前記処理基板表面部に結合（接合や接着など）する。前記製造方法は、電子サイクロトロン共鳴（ＥＣＲ）プラズマ蒸着装置あるいは、その他のプラズマを基礎とする適切な装置のように反応室にシラン種（トリシラン種のようなシラン種）を含むガスを供給する工程を有する。好ましい実施例では、前記方法は、前記反応室の内部で前記シラン種を用いる。一例として、前記製造方法は、蒸着を促すために、グロー放電、熱化学蒸着、光強化化学蒸着、一般的にＰＥＣＶＤと呼ばれるプラズマ強化化学蒸着、一般的にＬＥ－ＰＥＣＶＤと呼ばれる低エネルギープラズマ強化化学蒸着などを含む１または複数のガス反応技術を用いて、シラン種を含むガスを反応する。本明細書で用いられるように、「ＰＥＣＶＤ」という用語は、ありふれた意味で解釈されるべきであり、限定されずに誘電結合プラズマ蒸着、容量結合プラズマ蒸着などを含む。前記方法は、シラン種を用いて第１のシリコン材料層の上を覆う第２の材料層を形成する工程を含む。本実施例によれば、本製造方法は、第２のシリコン材料層を結晶化するために、熱処理プロセスで第２の材料層を処理する工程を含む。本実施例によれば、シラン、ジシラン、および、ジクロロシランおよびトリクロロシランのような塩化シランなどのようなトリシラン種以外のシラン種が用いられてもよい。ある特定の実施例では、特定のシラン種の選択は、望ましいあるいは許容される温度、圧力、蒸着中のシラン種の希釈、これらの条件で達成可能な蒸着速度、生成蒸着膜の質に依存する。ある特定の実施例に従えば、ジシランおよびトリシランのようなポリシランは、光電子プロセスに適したガラスに適合するより低温条件下で費用効果の高い蒸着速度を与える。
【００１５】
ある特定の実施例では、前記製造方法は、適切な希釈率でＨ２（水素）ガスを混合したモノシラン（ＳｉＨ４）ガスを用いる。さらにその他の特定の実施例では、前記製造方法は、適切な希釈率でＨ２およびヘリウムガスを混合したモノシラン（ＳｉＨ４）ガスを用いる。もちろん、他に変形し、改良し、あるいは代替することも可能である。
【００１６】
もう一つの特定の実施例では、本発明は、光電子材料の基板を製造するその他の方法を提供する。前記製造方法は、ドナー基板を形成する工程を有しており、前記ドナー基板は、劈開部、表面部および前記劈開部と前記表面部との間で定められる第１のシリコン材料層（単結晶シリコン、単結晶ゲルマニウム、シリコン－ゲルマニウムなど）を有する。前記製造方法は、第１のシリコン材料層をガラス、石英、ガラスセラミック、光学透明性材料などの処理基板の処理基板表面部に転写する工程を有する。前記製造方法は、前記表面部を前記処理基板の前記処理基板表面部に結合するために、第１のシリコン材料層の上を覆う劈開部の形成を促して、前記劈開部周辺内部で前記ドナー基板の一部を除去する。前記製造方法は、反応室でシラン種を用いて放電するために、前記反応室にシラン種を含むガスを供給する。一例として、前記製造方法は、グロー放電、プラズマ強化化学蒸着、光強化化学蒸着、あるいは熱化学蒸着（ＣＶＤ、ＬＰＣＶＤ、ＡＰＣＶＤなど）などを含む１または複数のガス反応技術を用いて蒸着を促すために、シラン種を含むガスを反応させる。好ましい実施例では、本製造方法は、グロー放電ＣＶＤ、プラズマＣＶＤ、光強化ＣＶＤまたは熱ＣＶＤなどを用い、シラン種を含有し、第１のシリコン材料層の上を覆う材料を結晶化するための材料の固相エピタキシャル再成長速度と同じ、あるいはこれより速い、あるいはこれより遅い蒸着速度で第１のシリコン材料層を厚くするために、前記劈開部の上を覆う材料を蒸着する工程を有する。
【００１７】
もう一つの特定の実施例では、本発明は、光電子材料用基板の製造方法を提供する。前記製造方法は、ドナー基板を形成する工程を有し、前記ドナー基板は劈開部、表面部、および前記劈開部と前記表面部との間で定められる第１のシリコンまたはゲルマニウム材料層を含んでいる。前記製造方法は、劈開部周辺内部のドナー基板の一部を除去するため、および前記表面部を、第１のシリコンまたはゲルマニウム材料層の上を覆う劈開表面部の形成を促して処理基板の処理基板表面部に結合するために、前記第１のシリコンまたはゲルマニウム材料層を処理基板の処理基板表面部に転写する工程も有する。好ましい実施例では、本製造方法は、シランおよび／またはゲルマン種を含有するガスを反応室に供給する工程を含む。本製造方法は、第１のシリコンまたはゲルマニウム材料層を厚くするために、少なくともグロー放電、プラズマ、光強化または熱ＣＶＤ、シランおよび／またはゲルマン種から選ばれるプロセスを用い、第１のシリコンまたはゲルマニウム材料層の上を覆う材料を結晶化するような材料の固相エピタキシャル再成長速度と等しい、またはこれより大きい、またはこれより小さい蒸着速度で、前記劈開表面の上を覆う第１の材料を蒸着すると好ましい。処理基板の両表面が反応ガスに曝されているバッチ式炉型システムのようなある特定のＣＶＤシステムでは、本製造方法は、少なくとも第１の材料を蒸着する時間の一部で、処理基板の裏面部の上を覆う多結晶またはアモルファス材料を形成するために、前記処理基板の裏面部の上を覆う第２の材料を蒸着してもよい。本実施例によれば、前記第２の材料は、単結晶あるいは、好ましくはアモルファスまたは多結晶であればよい。
【００１８】
さらにもう一つの実施例では、本発明は、光電子装置を提供する。前記装置は、処理基板表面部からなる処理基板を有する。ある特定の実施例では、前記装置は、前記処理基板表面部の上を覆う界面材を有する。層転写フィルムは、前記界面材の上を覆う。ある特定の実施例では、前記装置は、１または複数の欠陥を有する単結晶シリコン、単結晶ゲルマニウム材料または単結晶シリコン－ゲルマニウム合金材料の蒸着層を有する。
【００１９】
更には、本発明は、光電子装置を提供する。前記装置は、処理基板表面部を構成する処理基板を有する。前記装置は、処理基板の処理基板表面部に転写される第１のシリコンまたはゲルマニウム材料層を有する。前記装置は、第１のシリコンまたはゲルマニウム材料層から調成される劈開表面部も有する。少なくともグロー放電、プラズマ、光強化または熱ＣＶＤ、およびシランおよび／またはゲルマン種から選ばれるプロセスを用いて調成される蒸着された第１の単結晶シリコンまたはゲルマニウム材料は、前記第１のシリコンまたはゲルマニウム材料層を厚くするために、前記劈開表面の上を覆っている。前記装置は、前記処理基板の裏面部の上を覆うポリまたはアモルファス材料を形成するために、処理基板の裏面部の上を覆って蒸着された第２の材料を有する。
【００２０】
特に言及されるように、ある実施例では、本製造方法は、グロー放電、プラズマ、光強化または熱ＣＶＤなどを用い、シラン種を含み、第１のシリコン材料層の上を覆う材料を結晶化するための材料の固相エピタキシャル再成長速度と同じまたはこれより大きいまたはこれより小さい蒸着速度で、第１のシリコン材料層を厚くするために劈開部の上を覆う材料を蒸着する工程を有する。好ましい実施例では、材料の蒸着速度は、蒸着が生じている間に、原位置（ｉｎ－ｓｉｔｕ）で材料を結晶化するような材料の固相エピタキシャル再成長速度と同じか、これよりも小さい。他の実施例では、前記蒸着速度は、結晶性材料を効率的かつ高品質に形成するために、固相エピタキシャル再成長速度よりも僅かに大きい。他の実施例では、蒸着速度がエピタキシャル再成長速度よりも大きいかあるいは遙かに大きい場合、蒸着は、一時的に停止されたり、結晶材料が再成長するために減速されたりする。最終的な層に応じて、本製造方法は、材料を第１の層に蒸着して、前記第１の層の材料を結晶内部で再成長させ、追加の材料を第２の層に蒸着して、前記第２の層を結晶内部で再成長させ、追加の材料を第Ｎ（Ｎは２より大きい整数）の層に蒸着して、第Ｎの層にある材料を結晶内中で再成長させる。上述したように、蒸着およびエピタキシャル再成長のステップは、ある特定の実施例に係る所望の最終的な層と膜品質が得られるまで繰り返される。もちろん、他に変形し、改良し、あるいは代替することも可能である。
【００２１】
特定の実施例では、本発明は、１または複数のソーラーモジュールに用いる太陽電池の製造方法を提供する。本製造方法は、表面部と底部と所定の層を有する支持部材（好ましくは、以下でより詳述される転写用ドナー材料と同等の熱膨張係数（ＣＴＥ）を有する）を調成する工程を有する。本製造方法は、前記支持部材の表面部の上を覆う脱着可能な材料（粗領域、二酸化ケイ素粗領域など）を形成する工程を有する。好ましい実施例では、前記支持部材は、シリコンエピタキシャル成長などの高温プロセスを可能にするために、再使用可能な媒体として用いられるシリコン基板のような適切な材料から作られてもよい。これらは同一材料であるので、前記支持部材、前記転写シリコン膜およびエピタキシャル成長層の間のＣＴＥは、プロセスに適合できると保証される。後述する説明では、シリコン支持部材は、前記シリコン層転写および前記シリコンエピタキシャル成長に一致する例として用いられているが、前記支持部材は、プロセスの温度範囲、化学処理に抵抗できる異なる材料または材料と層の組み合わせから作製され、汚染が低く、転写フィルムおよび蒸着フィルムに一致する適切なＣＴＥを有し、一回のみの使用が、製造装置の目標コストを裏付けできる程の低コストでない限り、再使用が経済的観点から許容されることを理解すべきである。本製造方法は、前記脱着可能な材料の上を覆うドナー基板から第１のシリコン材料層を転写する工程も有する。本製造方法は、全材料層を形成するために、第１のシリコン材料層の上を覆う第２の半導体材料層を形成する工程を有する。そして、本製造方法は、前記脱着可能な材料から全材料層を除去し、前記全材料層の１または複数の部分に１または複数の光電子装置を形成する。
【００２２】
もう一つの特定の実施例では、本発明は、１または複数のソーラーモジュールに用いる太陽電池の製造方法を提供する。本製造方法は、シリコン支持部材を形成する工程を有する。前記シリコン支持部材は、表面部、底部および前記表面部と前記底部との間に所定の層を有する。本製造方法は、前記シリコン部材の表面部の上を覆う脱着可能な材料を形成する工程を有する。本製造方法は、前記脱着可能な材料の上を覆う第１のシリコン材料層を形成するために、前記脱着可能な材料の上を覆う第１のドナー基板から第１のシリコン材料層を転写し、一方、前記脱着可能な材料は、第１のシリコン材料層を転写する工程を容易にする。好ましい実施例では、前記脱着可能な材料は、前記シリコン部材の上を覆い、前記第１のシリコン材料層を前記脱着可能な材料に接続するのを容易にする表面粗さを有する。本製造方法は、前記脱着可能な材料の上を覆って全材料層を形成するために、前記第１のシリコン材料層の上を覆う第２の半導体材料層を形成する工程も有する。そして、本製造方法は、前記全材料層の１または複数の部分に１または複数の光電子セルを形成し、前記材料層から前記脱着可能な材料を除去する。
【００２３】
もう一つの特定の実施例では、本発明は、１または複数のソーラーモジュールに用いる太陽電池の製造方法を提供する。本製造方法は、支持部材を形成する工程を有する。前記支持部材は、表面部、底部、および前記表面部と底部との間に所定の層を有してもよい。前記支持部材は、ある特定の実施例でのキャリア素子であってもよい。本製造方法は、前記支持部材の上を覆う第１のシリコン材料層を形成するために、前記支持部材の上を覆う第１のドナー基板から第１のシリコン材料層を転写する。そして、本製造方法は、前記支持部材の上を覆う全材料層を形成するために、第１のシリコン材料層の上を覆う第２の半導体材料層を形成する。そして、本製造方法は、全材料層の１または複数の部分に１または複数の光電子材料を形成する。
【００２４】
さらにもう一つの実施例では、本発明は、太陽電池や集積回路を含む他の同様な基板を製造する装置を提供する。前記装置は、表面部、底部および前記表面部と前記底部の間に所定の層を有する支持部材を有する。１または複数の開口（単一形状、配列形状および円形状など）は、前記支持部材の表面部に、空間的な形状で備えられる。流体源は１または複数の開口に結合される。特定の実施例では、前記流体源は、前記支持部材の表面部で、１または複数の開口を貫いて流体を供給するのに適している。脱着可能な材料は、前記支持部材の表面部の上を覆っている。前記装置は、前記脱着可能な材料の上を覆う第１の転写材料層を形成するために、前記脱着可能な材料の上を覆う第１の半導体材料層を有し、第１の半導体材料層は、前記支持部材の上を覆う。本実施例によれば、他に変形し、改良し、あるいは代替することも可能である。
【００２５】
本発明を用いれば、数多くの恩恵が、既存の技術を超えて得られる。特に本発明は、ある特定の実施例に従って、選択的にガラス基板上面の薄い光電子膜を劈開するために、制御されたエネルギーと選択された条件を用いる。ある特定の実施例では、本発明の製造方法および装置は、ガラス上に極めて高品質の光電子材料を備え、前記光電子材料は、パッケージング材の一部として用いられてもよい。好ましい実施例では、本発明の製造方法および構造で実現されるのは、太陽電池を使用して高効率の電力を供給するための単結晶シリコンである。
【００２６】
さらに、本発明の製造方法で実現されるのは、高成長速度厚膜プロセスであり、前記高成長速度厚膜プロセスは、ある特定の実施例に従って、望ましい温度特性を有する。つまり、ある特定の実施例に従って、本製造方法で実現されるのは、ガラス処理基板材が損傷を受けない結晶材料または結晶化される材料の蒸着である。他の実施例において、前記製造方法で実現されるのは、基板部材の正面側および裏面側での光電子材料の形成である。本実施例によれば、１または複数のこれらの恩恵が得られる。これらおよび他の恩恵は、本明細書、特に以下でより詳述に開示される。
【００２７】
さらに、本発明に係る実施例は、過度のエネルギー放出および／または熱エネルギーからこのようなフィルムへ損傷を与える可能性なく、材料の薄い光電子フィルムを選択的に劈開および処理するために、制御されたエネルギーと選択された条件を用いる。この劈開プロセスは、前記フィルムまたは前記基板の残存部分への損傷の可能性を防ぐと同時に、基板から薄い光電子フィルムを選択的に除去する。さらに、本発明の製造方法および構造で実現されるのは、一連の半導体プロセスを通じて基板に備えられる劈開層を用いたさらに効率的なプロセスであり、前記効率的なプロセスは、ある特定の実施例に従って、より高温で実行される。ある特定の実施例では、処理基板に備えられる劈開フィルムは、前記劈開フィルムと前記処理基板との間に備えられる界面部周辺内部に欠陥が形成されることなく、前記劈開フィルムを前記処理基板に強固に固定するために、速熱処理プロセスに曝される。好ましい実施例では、本発明の製造方法および構造で実現されるのは、光電子セルを用いて効率的な電力を供給するための単結晶シリコンである。好ましい実施例では、本発明の製造方法および構造は、２つの材料間での装着および２つの材料の互いからの除去を容易にする脱着可能な材料を用いる。本実施例によれば、１または複数のこれらの恩恵が受けられるであろう。これらおよびその他の恩恵は、本明細書、特に以下でより詳細に開示される。
【００２８】
本発明によって得られるのは、公知プロセス技術に関連するこれらの恩恵と他の恩恵である。しかしながら、本発明の特質と利点の更なる理解は、本明細書の後半部分と添付の図面を参照して実現される。
BRIEF SUMMARY OF THE INVENTION
[0006] According to embodiments of the present invention, techniques directed to the manufacture of photovoltaic materials are provided. More particularly, one embodiment of the invention provides a technique including a method and a structure for forming a solar cell structure using layer transfer techniques for photovoltaic applications. Certain embodiments in accordance with the present invention provide a thickening process using a silane type species having a desired deposition rate and thermal budget for the manufacture of photovoltaic devices. But it will be recognized that the invention has a wider range of applicability; and can also be applied to other types of applications such as for three- dimensional packaging of integrated semiconductor devices, photonic devices, piezoelectronic devices, flat panel displays, microelectromechanical systems ("MEMS"), nano-technology structures, sensors, actuators, integrated circuits, biological and biomedical devices, and the like.
[0007] In a specific embodiment, the present invention provides a method for fabricating a photovoltaic cell, e.g., solar cell, solar panel. The method includes providing a semiconductor substrate, which has a surface region, a cleave region and a first thickness of material to be removed between the surface region and the cleave region. The method includes coupling the surface region of the semiconductor substrate to a first surface region of an optically transparent substrate, e.g., glass, quartz, plastic. In a preferred embodiment, the optically transparent substrate comprises the first surface region and a second surface region. The method also includes cleaving the semiconductor substrate to remove the first thickness of material from the semiconductor substrate, while the surface region remains coupled to the first surface region, to cause formation of a cleaved surface region. The method includes
forming a second thickness of semiconductor material overlying the cleaved surface region to form a resulting thickness of semiconductor material.
[0008] In an alternative specific embodiment, the present invention provides a photovoltaic cell device, e.g., solar cell, solar panel. The device has an optically transparent substrate comprises a first surface and a second surface. A first thickness of material (e.g., semiconductor material, single crystal material) having a first surface region and a second surface region is included. In a preferred embodiment, the surface region is overlying the first surface of the optically transparent substrate. The device has an optical coupling material (e.g., Tin Oxide, Indium Tin Oxide (ITO), Titanium Dioxide, Zinc Oxide (ZnO) or other dielectric stack formation material, spin on glass (SOG), or other suitable materials) provided between the first surface region of the thickness of material and the first surface of the optically transparent material. Depending upon the embodiment, the optical coupling material has suitable optical characteristic, which are generally transparent to light (similar to glass), and also have suitable physical characteristics, e.g., adhesion, thermal compatibility, reliability. A second thickness of semiconductor material is overlying the second surface region to form a resulting thickness of semiconductor material.
[0009] In yet an alternative specific embodiment, the present invention provides a multipass method and structure. That is, the present structure has a reflective surface that redirects light back into active regions of one or more photovoltaic regions. In a specific embodiment, light traverses through a glass substrate and a photovoltaic region, which converts light into electrical power. Any light traversing through the photovoltaic region is then reflected back via a reflecting surface to one or more portions of the photovoltaic region. Of course, there can be other variations, modifications, and alternatives.
[0010] In yet other alternatives according to embodiments of the present invention, the present method and structure provides one or more light trapping structures such as a plastic fresnel sheet on the backside of the glass or some other material that would scatter/redirect the light to more oblique angles and thus increase collection efficiency in a thin cell. Of course, there can be other variations, modifications, and alternatives.
[0011] In a specific embodiment, the main effect of such light trapping structures is to modify the specular light impinging on the surface of the thin cell glass into a more Lambertian light source where light is redirected at numerous angles to allow the thin-film
cell to intersect more of the light and thus increase it's effective light conversion efficiency. Of course, there can be other variations, modifications, and alternatives.
[0012] In yet another alternative embodiment, the light trapping layer can redirect the light mostly at oblique angles such that the light can the captured within the silicon thin layer which can be designed to function as a waveguide. The light capture angle, thickness of the silicon thin-film and the intervening coupling material thickness and composition can be designed to improved and even optimize this capture and use the longitudinal (X-Y) axes of the cell as the effective thickness of the cell. Since the photovoltaic junction in many embodiments is within the silicon thickness and longitudinal as well, this can offer a further method to effectively optimize the light conversion efficiency in thin-film solar cells. Of course, there can be other variations, modifications, and alternatives.
[0013] In a specific embodiment, the present invention provides a solar cell device being configured as an optical waveguide to improve efficiency of one or more photovoltaic regions. The device has an optically transparent substrate comprises a first surface and a second surface. A first refractive index is characterizing the optically transparent material. An aperture region is provided on a portion of the second surface of the optically transparent substrate. The device has a first thickness of semiconductor material having a first surface region and a second surface region, the first surface region overlying the first surface of the optically transparent substrate. An optical coupling material is provided between the first surface region of the thickness of material and the first surface of the optically transparent material. A second refractive index is characterizing the first thickness of semiconductor material. In a specific embodiment, the second refractive index is about two to three times greater than the first refractive index. The device has one or more photovoltaic regions formed on one or more portions of the first thickness of semiconductor material and an optical waveguide structure formed on one or more portions of the first thickness of semiconductor material.
[0014] In a specific embodiment, the present invention provides a method of fabricating substrates for photovoltaic materials, e.g., solar cells. The method includes providing a donor substrate, e.g., single crystal silicon substrate, single crystal germanium substrate, silicon germanium substrate, and others. In a preferred embodiment, the donor substrate includes a cleave region, a surface region, and a first thickness of silicon material defined between the cleave region and the surface region. The method includes transferring the first thickness of
silicon material to a handle substrate surface region of a handle substrate to detach a portion of the donor substrate within a vicinity of the cleave region. The method couples (e.g., joins or bonds) the surface region to the handle substrate surface region of the handle substrate to cause formation of a cleaved surface region overlying the first thickness of silicon material. The method includes supplying a gas including a silane species (such as a tri-silane species) into a reaction chamber, such as an electron cyclotron resonance ("ECR") plasma deposition system or other suitable plasma based systems. In a preferred embodiment, the method uses the silane species within the reaction chamber. As an example, the method reacts a gas including a silane species to cause deposition using one or more of gas reaction techniques including glow discharge, thermal photo-enhanced, and plasma enhanced chemical vapor deposition, commonly called PECVD, low energy plasma enhanced chemical vapor deposition, commonly called LE-PECVD, and others. As used in the present specification, the term "PECVD" should be construed by ordinary meaning and will include, without limitation, inductively coupled plasma deposition, capacitively coupled plasma deposition, and others. The method includes forming a second thickness of material, using the silane species, overlying the first thickness of silicon material. Depending upon the embodiment, the method includes treating the second thickness of material with a thermal treatment process to crystallize the second thickness of silicon material. Depending upon the embodiment, silane species other than tri-silane species could also be used, such as silane, di- silane, and chlorinated silanes such as dichlorosilane and trichlorosilane, and the like. In a specific embodiment, selection of the particular silane species depends on a desired or allowable temperature, pressure, and dilution of the silane species during deposition, achievable deposition rate at these conditions, and the resultant deposited film quality. In a lower temperature regime compatible with photovoltaic process-compatible glass, poly- silanes such as di-silane and tri-silane can allow cost-effective deposition rates according to a specific embodiment.
[0015] In a specific embodiment, the method uses monosilane SiH4 gas mixed with H2 (hydrogen) gas at a suitable dilution rate. . In yet another specific embodiment, the method uses monosilane SiH4 gas mixed with H2 and Helium gas at a suitable dilution rate. Of course, there can be other variations, modifications, and alternatives.
[0016] In an alternative specific embodiment, the present invention provides an alternative method of fabricating substrates for photovoltaic materials. The method includes providing a donor substrate, which has a cleave region, a surface region, and a first thickness of silicon material (e.g., single crystal silicon, single crystal germanium, silicon germanium) defined between the cleave region and the surface region. The method includes transferring the first thickness of silicon material to a handle substrate surface region of a handle substrate, e.g., glass, quartz, glass ceramic, optical transparent material. The method detaches a portion of the donor substrate within a vicinity of the cleave region and to couple the surface region to the handle substrate surface region of the handle substrate to cause formation of a cleaved surface region overlying the first thickness of silicon material. The method supplies a gas including a silane species into a reaction chamber to form a discharge using the silane species in the reaction chamber. As an example, the method reacts a gas including a silane species to cause deposition using one or more of gas reaction techniques including glow discharge, plasma, photo-enhanced, or thermal chemical vapor deposition (e.g., CVD, LPCVD, APCVD), and others. In a preferred embodiment, the method includes depositing material, using the glow discharge, plasma, photo-enhanced or thermal CVD or the like, including the silane species, overlying the cleaved surface to thicken the first thickness of silicon material at a deposition rate equal to or greater than or less than a solid phase epitaxial re-growth rate of the material to crystallize the material overlying the first thickness of silicon material.
[0017] In an alternative specific embodiment, the present invention provides a method of fabricating substrates for photovoltaic materials. The method includes providing a donor substrate, the donor substrate including a cleave region, a surface region, and a first thickness of silicon or germanium material defined between the cleave region and the surface region. The method also includes transferring the first thickness of silicon or germanium material to a handle substrate surface region of a handle substrate to detach a portion of the donor substrate within a vicinity of the cleave region and to couple the surface region to the handle substrate surface region of the handle substrate to cause formation of a cleaved surface region overlying the first thickness of silicon or germanium material. In a preferred embodiment, the method includes supplying a gas including a silane and/or germane species into a reaction chamber. The method preferably deposits a first material , using a process selected from at least glow discharge, plasma, photo-enhanced or thermal CVD and the silane and/or germane species, overlying the cleaved surface to thicken the first thickness of silicon or germanium material at a deposition rate equal to or greater than or even less than a solid phase epitaxial re-growth rate of the material to crystallize the material overlying the first thickness of silicon or germanium material. In a particular CVD systems such as batch furnace systems where both surfaces of the handle substrate is exposed to the reactant gas, the
method also deposits a second material, at least during a portion of time as the depositing of the first material, overlying a backside region of the handle substrate to form a polycrystalline or amorphous material overlying the backside region of the handle substrate. Depending upon the embodiment, the second material can be single crystal or preferably amorphous or polycrystalline.
[0018] In yet an alternative embodiment, the present invention provides a photovoltaic device. The device has a handle substrate comprising a handle substrate surface region. In a specific embodiment, the device has an interface material overlying the handle substrate surface region. A layer transferred film overlying the interface material. In a specific embodiment, the device has a deposited thickness of single crystal silicon, single crystal germanium material or single crystal silicon-germanium alloy material having one or more defects therein.
[0019] Still further, the present invention provides a photovoltaic device. The device includes a handle substrate comprising a handle substrate surface region. The device has a first thickness of silicon or germanium material layer transferred to the handle substrate surface region of the handle substrate. The device also has a cleaved surface region provided from the first thickness of silicon or germanium material. A deposited first single crystal silicon or germanium material, provided using a process selected from at least glow discharge, plasma, photo-enhanced or thermal CVD and a silane and/or germane species, is overlying the cleaved surface to thicken the first thickness of silicon or germanium material. The device also has a deposited second material overlying a backside region of the handle substrate to form a poly or amorphous material overlying the backside region of the handle substrate.
[0020] As noted, in certain embodiments, the method includes depositing material, using the glow discharge, plasma, photo-enhanced or thermal CVD or the like, including the silane species, overlying the cleaved surface to thicken the first thickness of silicon material at a deposition rate equal to or greater than or less than a solid phase epitaxial re-growth rate of the material to crystallize the material overlying the first thickness of silicon material. In preferred embodiments, the deposition rate of the material is equal to or less than a solid phase epitaxial re-growth rate of the material to crystallize the material in an in-situ manner while deposition occurs. In other embodiments, the deposition rate is slightly greater than the solid phase epitaxial re-growth rate to allow the crystalline material to form in an efficient
and high quality manner. In other embodiments, when the deposition rate is larger or much larger than the epitaxial re-growth rate, deposition is temporarily stopped or slowed down to allow the crystalline material to re-grow. Depending upon the final thickness, the method can deposit material to a first thickness, allow the material of the first thickness to re-grow into a crystal, deposit additional material to a second thickness, allow the second thickness to re- grow into a crystal, deposit additional material to an Nth thickness, where N is an integer greater than 2, and allow the material at the Nth thickness to re-grow into the crystal. As described, the steps of depositing and epitaxial re-growth is repeated to achieve a desired final thickness and film quality according to a specific embodiment. Of course, there can be other variations modifications, and alternatives.
[0021] In a specific embodiment, the present invention provides a method for fabricating a solar cell for use in one or more solar modules. The method includes providing a support member (which preferably has a coefficient of thermal expansion (CTE) matched to a transferred donor material described in more detail below) having a surface region, a bottom portion, and a determined thickness. The method includes forming a releasable material (e.g., roughed region, silicon dioxide roughened region) overlying a surface region of the support member. In a preferred embodiment, the support member can be made of a suitable material such as a silicon substrate that serves as a reusable medium to allow high-temperature processing such as silicon epitaxial growth and the like. Being of the same material, the CTE between the support member, the transferred silicon film, and the epitaxial growth layer is assured to be compatible for processing. In the succeeding descriptions, a silicon support member is used as the example matching the silicon layer transfer and the silicon epitaxial growth, but it is to be understood that the support member can also be fabricated from a different material or combination of materials and layers that are able to withstand the processing temperature range, the chemical treatments, have low contamination, have a suitable CTE match to the transferred and deposited films and finally, can allow reuse to economy unless it is of such a low cost that single use is able to support a target cost of the resulting device. The method also includes transferring a first thickness of silicon material from a donor substrate overlying the releasable material. The method includes forming a second thickness of semiconductor material overlying the first thickness of silicon material to form a total thickness of material. The method then removes the total thickness of material from the releasable material and forms one or more photovoltaic devices onto one or more portions of the total thickness of material.
[0022] In an alternative specific embodiment, the present invention provides a method for fabricating a solar cell for use in one or more solar modules. The method includes providing a silicon support member. The silicon support member may have a surface region, a bottom portion, and a determined thickness between the surface region and the bottom portion. The method also includes forming a releasable material overlying the surface region of the silicon support member. The method transfers a first thickness of silicon material from a first donor substrate overlying the releasable material to form the first thickness of silicon material overlying the releasable material, while the releasable material facilitates transferring of the first thickness of silicon material. In a preferred embodiment, the releasable material overlies the silicon support member and is characterized by a surface roughness that facilitates joining of the first thickness of silicon material to the releasable material. The method also includes forming a second thickness of semiconductor material overlying the first thickness of silicon material to form a total thickness of material overlying the releasable material. The method then forms one or more photovoltaic cells in one or more portions of the total thickness of material and removes the releasable material from the thickness of material.
[0023] In a alternative specific embodiment, the present invention provides a method for fabricating a solar cell for use with one or more solar modules. The method includes providing a support member. The support member may have a surface region, a bottom portion, and a determined thickness between the surface region and the bottom portion. The support member can be a carrier element in a specific embodiment. The method transfers a first thickness of silicon material from a first donor substrate overlying the support member to form the first thickness of silicon material overlying the support member. The method then forms a second thickness of semiconductor material overlying the first thickness of silicon material to form a total thickness of material overlying the support member. The method then forms one or more photovoltaic devices onto one or more portions of the total thickness of material.
[0024] In yet an alternative embodiment, the present invention provides a system for fabricating a solar cell or other like substrates, including integrated circuits. The system has a support member having a surface region, a bottom portion, and a determined thickness between the surface region and the bottom portion. One or more openings (e.g., single, array, circular configuration) are provided in a spatial configuration on the surface region of the support member. A fluidic source is coupled to the one or more openings. In a specific embodiment, the fluidic source is adapted to provide a fluid through the one or more
openings on the surface region of the support member. A releasable material is overlying a surface region of the support member. The system has a first thickness of semiconductor material overlying the releasable material to form the first thickness of transferred material overlying the releasable material, which is overlying the support member. Depending upon the embodiment, there can be other variations, modifications, and alternatives.
[0025] Numerous benefits are achieved over pre-existing techniques using the present invention. In particular, the present invention uses controlled energy and selected conditions to preferentially cleave a thin photovoltaic film onto a glass substrate according to a specific embodiment. In a specific embodiment, the present method and device provides a very high quality photovoltaic material on glass, which can be used as a portion of the packaging material. In a preferred embodiment, the present method and structure provide for single crystal silicon for providing efficient power using photovoltaic cells.
[0026] Additionally, the present method provides for a high growth rate thickening process, which has desirable thermal features according to a specific embodiment. That is, the method can provide for deposition of material, which can be crystal or crystallized, without damaging a glass handle substrate material according to a specific embodiment. In other embodiments, the method allows for formation of photovoltaic materials on a front-side and back-side of a substrate member. Depending upon the embodiment, one or more of these benefits may be achieved. These and other benefits may be described throughout the present specification and more particularly below.
[0027] In addition, embodiments in accordance with the present invention use controlled energy and selected conditions to preferentially cleave and treat a thin photovoltaic film of material without a possibility of damage to such film from excessive energy release and/or thermal energy. This cleaving process selectively removes the thin photovoltaic film of material from the substrate while preventing a possibility of damage to the film or a remaining portion of the substrate. Additionally, the present method and structures allow for more efficient processing using a cleave layer provided in a substrate through the course of semiconductor processing, which may occur at higher temperatures, according to a specific embodiment. In a specific embodiment, the cleaved film, which is attached to a handle substrate, is subjected to a rapid thermal treatment process to firmly engage the cleaved film to the handle substrate without formation of imperfections within a vicinity of an interface region provided between the cleaved film and the handle substrate. In a preferred embodiment, the present method and structure provide for single crystal silicon for providing efficient power using photovoltaic cells. In a preferred embodiment, the present method and structure uses a releasable material that facilitates attachment between two materials and removal of the two materials from each other. Depending upon the embodiment, one or more of these benefits may be achieved. These and other benefits may be described throughout the present specification and more particularly below.
[0028] The present invention achieves these benefits and others in the context of known process technology. However, a further understanding of the nature and advantages of the present invention may be realized by reference to the latter portions of the specification and attached drawings.
---
【発明を実施するための最良の形態】
【００２９】
本発明の実施例によれば、光電子材料の製造に対する技術が提供される。より詳しくは、本発明に係る１つの実施例は、光電子アプリケーションに対する層転写技術を用いて太陽電池の構造を形成するための方法と構造とを含む技術を提供する。本発明に係る他の実施例は、光電子装置の製造のための望ましい蒸着速度と熱量を有するシラン基種を用いた光電子厚膜プロセスを提供する。本発明に係るある特定の実施例は、ジシランまたはトリシラン基種を利用しているが、ある特定の実施例によれば、その他のシラン種を用いることもできる。前記実施形態によれば、常圧ＣＶＤ（ＡＰＣＶＤ）、原子層ＣＶＤ（ＡＬＣＶＤ）（原子層エピタキシーおよび原子層蒸着（ＡＬＤ）など）、エアロゾルアシストＣＶＤ（ＡＡＣＶＤ）、直接液体注入ＣＶＤ（ＤＬＩＣＶＤ）、熱線ＣＶＤ（ＨＷＣＶＤ）（触媒ＣＶＤ（Ｃａｔ－ＣＶＤ）または熱フィラメントＣＶＤ（ＨＦＣＶＤ））、低圧ＣＶＤ（ＬＰＣＶＤ）、マイクロ波プラズマアシストＣＶＤ（ＭＰＣＶＤ）、プラズマ強化ＣＶＤ（ＰＥＣＶＤ）、急熱ＣＶＤ（ＲＴＣＶＤ）、遠隔プラズマ強化ＣＶＤ（ＲＰＥＣＶＤ）、超真空ＣＶＤ（ＵＨＶＣＶＤ）などを含む種々の技術を用いて、蒸着が起こってもよい。しかし、本発明は、より広い範囲に適用できることが認識されるであろう。つまり、本発明は、集積半導体装置の三次元パッケージング、フォトニック装置、ピエゾエレクトリック・デバイス、フラットパネルディスプレイ、微小電気機械システム（ＭＥＭＳ）、ナノテクノロジー構造、センサー、アクチュエーター、集積回路、生物学的および生物医学的装置などのような他の種類のアプリケーションに適用できる。
【００３０】
半導体基板上の光電子層を製造する方法は、以下で概説される。
（１）半導体基板を形成する。半導体基板は、表面部、劈開部および前記表面部と前記劈開部の間で除去されるような第１の材料層を有する。
（２）光学透明性基板に半導体基板を配置する。
（３）光学透明性基板の第１の表面部に半導体基板の表面部を結合する。
（４）劈開部の一部で、制御された劈開動作を開始する。
（５）半導体基板から第１の材料層を除去するため、半導体基板を劈開する。一方、劈開表面部の形成を促すために、前記表面部は、前記第１の表面部に結合されたままとなっている。
（６）半導体材料の生成層を形成するために、（例えば、シラン種を用いて）劈開表面部の上を覆って、第２の半導体材料層を形成する。半導体材料の生成層は、１または複数の光電子部を有する。
（７）第２の半導体材料層の上を覆って、カバーガラス材料を取り付ける。
（８）必要に応じて、その他のステップを実行する。
【００３１】
上記一連のステップによって、本発明の実施例に係る製造方法が実現される。以下に示すように、本技術は、光電子アプリケーションに層転写技術を用いて太陽電池の構造を形成する方法および構造を含む。好ましい実施例では、第２の材料層を形成するために、前記方法はシラン種の反応ガスを用いており、前記第２の材料層は、第１の材料層を厚くする。あるいは、請求項の範囲から逸脱することなく、ステップが追加されたり、１または複数のステップが除去されたり、あるいは１または複数のステップが異なるシーケンスに設けられたりしてもよい。例えば、１つの実施例では、第２の半導体材料層が形成される前に、シード層が、劈開表面部の上方にグラフォエピタキシーに形成されてもよい。
【００３２】
あるいは、前記構造を形成する他の方法を用いることもできる。つまり、前記シーケンスが、カバーガラスおよびその他の適切な材料のようなカバーシートに最初に形成され、その後、ある特定の実施例に基づくその他の層を形成することもできる。前記層転写は、カバーガラス上で生じ、前記カバーガラスは、太陽電池装置の残余部を形成するのに用いられる。他の技術では、層転写材料を処理基板の上に転写する転写基板を用いることもできる。本発明の方法のさらなる詳細は、本明細書、特に以下で詳述される。
【００３３】
図１で示すように、本製造方法は透明性処理基板を調成し、前記透明性処理基板は、第１の撓み特性、裏面および表面を有する。前記透明処理基板は、ガラス、石英、ガラスセラミック、ポリマーまたはその他の合成物などであってもよい。一例を挙げれば、前記透明基板は、層、裏面および表面を有する。前記透明基板は、太陽電池などを覆うのに用いられるようなガラスである。本実施例によれば、前記ガラスはある程度柔軟であるので、剛性を得るために裏板に固定されるべきである。もちろん、他に変形、修正、あるいは代替することも可能である。
【００３４】
もう一つの実施例では、前記処理基板は均質な材料、組成が徐々に変化する材料、または多層の材料、あるいはこれらのいずれかの組み合わせであってもよい。つまり、前記処理基板は、ほとんど全ての単結晶、多結晶、さらにはアモルファス型基板から作られてもよい。さらに、前記基板は、ヒ化ガリウム、窒化ガリウム（ＧａＮ）などのようなＩＩＩ／Ｖ材料から作られてもよい。さらに、前記基板は、シリコンカーバイド、ゲルマニウム、シリコン、ガラス、ガラスセラミック、あるいは、合成石英、プラスチック、およびポリマーであってもよく、柔軟な特性を有する。前記処理基板は、ある特定の実施例に係る層転写プロセスには適さないある程度柔軟な特性を有すると好ましい。前記基板の不適切な性質は、ある特定の実施例によれば、過度の粗さ、破損、部分的な膜剥離などの原因となる。材料の他の全ての組み合わせが、ある特定の実施例によって用いられてもよい。
【００３５】
好ましい実施例では、本発明は、図２に示すように、処理基板の構造に剛性を加えるために、裏基板を備えている。前記裏基板は、前記処理基板の上に転写されるようなドナー基板からのシリコン支持材料の層に適するように、少なくとも裏基板と処理基板から構成される有効な撓み特性を有する多層構造を調成するに足る厚さと材料とを有すると好ましい。
【００３６】
一例を挙げれば、前記裏基板は、石英処理基板用のシリコンウエーハである。このような裏基板は、７２５±１５ミクロンの厚さを有し、例えば、２００ミリメーターのドナー／処理／裏基板構造を用いた単結晶シリコンから作られる。このような基板は、約１３０ギガパスカルのヤング率を有する。プラスチック、金属、ガラス、ガラスセラミック、石英、複合材料などの他の種類の材料および所定の層は、一体にされた裏基板および処理基板構造に剛性を与えるために用いられてもよい。もちろん、当該技術分野における通常の知識の１つに基づいて、他に変形し、修正し、あるいは代替することが認識されるであろう。
【００３７】
あるオプションの特定の実施例では、本製造方法は、図３および図４に示すように、裏側および／または透明処理基板の表面で、洗浄および／または活性化工程（プラズマ活性工程など）を実行する。このようなプラズマ活性工程は、基板の表面を洗浄および／または活性化する。前記プラズマ活性工程は、酸素と窒素を含んだプラズマを２０～４０℃で使用することで実現される。前記プラズマ活性工程は、カリフォルニア州サンノゼのシリコン・ジェネシス社（Ｓｉｌｉｃｏｎ ＧｅｎｅｓｉｓＣｏｒｐｏｒａｔｉｏｎ）で製造される２周波共用プラズマ活性化装置で実行されるとよい。別の実施例では、いかなる裏材を有さなくてもよい。あるいは、さらに別の実施例では、本発明の製造方法は、静電チャックおよび／またはポーラスチャックなどを介して裏材を用いてもよい。ある特定の実施例に基づいて、本発明の裏材は、処理基板またはドナー基板のいずれか、処理基板またはドナー基板の双方に備えられてもよい。もちろん、他に変形し、改良し、あるいは代替することも可能である。
【００３８】
図５を参照すると、本製造方法は、透明処理基板の裏側へ裏基板の係合を開始する。前記係合は、しばしば他の構造から物理的に除去される。本製造方法は、多層構造を形成する前記透明処理基板に裏基板を強固に係合するために、前記透明処理基板の裏側に裏基板を一時的に取り付けるとよい。一例を挙げれば、シリコンウエーハの裏基板は、好ましい実施例に係る他のいかなる形態および／または代替によらず、石英板に強固に取り付けられる。さて、自然酸化物によらない実施例もあり得るが、図６に示すように、前記シリコンウエーハは、自然酸化物の非常に薄いコーティングを有し、前記コーティングは、前記石英板の表面と結合する。他の実施例では、共有結合を含む静電プロセスあるいはウェブ結合（ｗｅｂｂｏｎｄｉｎｇ）、あるいはこれらの任意の組み合わせなどを用いて、結合が生じてもよい。さらにもう一つの実施例では、スピンオンガラス、接着剤層または、これらの任意の組み合わせなどを用いて、前記結合が生じてもよい。もちろん、他に変形し、改良し、あるいは代替することも可能である。
【００３９】
本製造方法は、図７に示すように、劈開部、表面、裏面、および前記表面と前記劈開部との間のシリコン支持材料の層を含むドナー基板を形成する工程を含む。一例を挙げれば、前記ドナー基板は、シリコンウエーハ、ゲルマニウムウエーハ、シリコン－ゲルマニウム材料、シリコンカーバイド支持材料、ＩＩＩ／Ｖ族化合物およびこれらの任意の組み合わせなどであればよい。好ましい実施例では、前記ドナー基板は、感光性材料を用いて作られる。もちろん、他に変形し、改良し、あるいは代替することも可能である。
【００４０】
前記実施例によれば、劈開部は種々の技術を用いて形成されてもよい。つまり、前記劈開部は、注入粒子、蒸着層、拡散物質、パターン領域およびその他の技術の任意の適切な組み合わせを用いて形成されてもよい。図６を参照すると、本製造方法は、注入プロセスを用いて、所定のエネルギー粒子をドナー基板の上面を通って選択深度まで導入する。前記選択深度は、材料の「薄膜」と呼ばれる材料部の厚さを定める。シリコンウエーハにエネルギー粒子を注入するために、種々の技術が用いられてもよい。これらの技術は、例えば、アプライド・マテリアル社（ＡｐｐｌｉｅｄＭａｔｅｒｉａｌ，Ｉｎｃ）などのような会社から製造されるビーム・ライン・イオン注入装置を用いたイオン注入を含む。あるいは、プラズマ浸漬イオン注入（”ＰＩＩＩ”）技術、イオンシャワー、および他の非質量的な特別な技術を用いて、注入がなされる。そのような技術の組み合わせが、用いられてもよい。もちろん、アプリケーションに応じた技術が用いられる。
【００４１】
前記アプリケーションによれば、好ましい実施例に係る通常より小さい質量粒子が、材料部に対する損傷の可能性を低減するように選ばれる。つまり、より小さい質量粒子は、粒子が横断する前記材料部に実質的に損傷を与えることなく、前記基板材料を通って選択深度まで容易に伝播する。例えば、より小さい質量粒子（あるいはエネルギー粒子）は、ほぼ全ての荷電（正または負など）粒子および／または、中性原子または分子、あるいは電子などであってもよい。ある特定の実施例では、前記粒子は、中性粒子および／または、水素のイオンおよびその同位元素のようなイオン、ヘリウムおよびその同位元素、並びにネオンのような希ガスイオン、あるいは本実施例に従ってその他のイオンを含む荷電粒子であってもよい。前記粒子は、水素ガス、水蒸気、メタン、および水素化合物などのガス、並びにその他の軽量の原子質量粒子のような化合物から誘導されてもよい。あるいは、前記粒子は、上記粒子および／またはイオンおよび／または分子種および／または原子種の如何なる組み合わせであってもよい。前記粒子は、一般的に、前記表面を通って前記表面下の選択深度まで貫くための十分な運動エネルギーを有している。
【００４２】
一例として、シリコンウエーハ内部への注入種として水素を用いる場合、ある特定の一連の条件を用いることで、注入プロセスが実行される。注入量は、約１×１０ｅ１５原子／ｃｍ２から約１×１０ｅ１８原子／ｃｍ２の範囲にあり、好ましくは、前記注入量は約１×１０ｅ１６原子／ｃｍ２以上であるとよい。注入エネルギーは、約１ＫｅＶから約１ＭｅＶの範囲にあり、通常約５０ＫｅＶである。注入温度は、約２０℃から約６００℃の範囲にあり、注入シリコンウエーハから相当量の水素イオンが拡散する可能性、注入損傷およびストレスのアニールを回避するために、４００℃以下であるとよい。前記水素イオンは、選択深度に対して約±０．０３ミクロンから±０．０５ミクロンの精度で、前記シリコンウエーハの内部に選択的に導入されてもよい。もちろん、用いられるイオンの種類とプロセス条件は、アプリケーション次第である。
【００４３】
前記注入粒子は、選択深度にある基板の頂面に平行な平面に沿って、ストレスを加えたり、破損エネルギーを減じたりすると効果的である。前記エネルギーは、ある程度、注入種および注入条件に依存する。これらの粒子は、選択深度にある基板の破損エネルギーレベルを減ずる。これにより、選択深度にある注入面に沿って制御された劈開が実現される。注入は、基板のエネルギー状態が、全ての内部の場所で、基板材料で不可逆的な破損（分離あるいは劈開など）を開始するのに不十分な条件下で生じてもよい。しかしながら、注入が基板内部である程度の欠陥（マイクロ検出など）を概して誘発することに留意すべきである。前記欠陥は、典型的には、熱アニールまたは速熱アニールなどの以降の熱処理によって少なくとも部分的に修復される。注入を受けている生成基板は、図７に概略図で示される。
【００４４】
本実施例によれば、劈開部および／または劈開層を形成するために、その他の技術を用いてもよい。一例を挙げれば、そのような劈開部は、カリフォルニア州のサンタクララにあるシリコン・ジェネシス社（Ｓｉｌｉｃｏｎ ＧｅｎｅｓｉｓＣｏｒｐｏｒａｔｉｏｎ）のナノ劈開（Ｎａｎｏｃｌｅａｖｅ（商標））プロセス、フランスにあるソイテックＳＡ（ＳｏｉｔｅｃＳＡ）のスマートカット（ＳｍａｒｔＣｕｔ（商標名））プロセスおよび日本の東京にあるキャノン株式会社のエルトラン（Ｅｌｔｒａｎ（商標名））プロセスなどと呼ばれるようなその他のプロセスを用いて形成される。もちろん、他に変形し、改良し、あるいは代替することも可能である。
【００４５】
ある特定の実施例では、裏側に接続された透明処理基板とドナー基板は、図８に示されたように、共にプラズマ活性プロセスに供される。そのようなプラズマ活性プロセスは、基板の表面を洗浄および／または活性化する。前記プラズマ活性プロセスは、２０℃から４０℃で酸素あるいは窒素を含んだプラズマを用いて実現される。前記プラズマ活性プロセスは、カリフォルニア州サンノゼにあるシリコン・ジェネシス社（Ｓｉｌｉｃｏｎ ＧｅｎｅｓｉｓＣｏｒｐｏｒａｔｉｏｎ）で製造される２周波共用プラズマ活性化装置で実行されるとよい。もちろん、他に変形し、改良し、あるいは代替することも可能であり、それらは、本明細書外で記述されるのと同様にここに記述されている。
【００４６】
その後、これらの基板のそれぞれは、図９で示されるように、互いに結合される。図示されるように、前記処理基板は、ドナーウエーハに結合されている。前記基板は、エレクトロニック・ヴィジョン・グループ（Ｅｌｅｃｔｒｏｎｉｃ ＶｉｓｉｏｎＧｒｏｕｐ）で製造されたＥＶＧ８５０ボンディング工具あるいは他の同様のプロセスを用いて結合されてもよい。また、カール・サス（ＫａｒｌＳｕｓｓ）によって製造されるような他の種類の工具が、用いられてもよい。もちろん、他に変形し、改良し、あるいは代替することも可能である。前記透明処理基板と前記ドナー基板の間の結合は、十分に長持ちし高い信頼性を有すると好ましい。
【００４７】
結合後には、結合構造は加熱処理に供される。前記加熱処理は、所定温度および所定時間で結合基板を維持する。温度は、約２００℃または２５０℃から約４００℃の範囲にあれば好ましく、シリコンドナー基板および透明処理基板に対して、約１時間程度約３５０℃であればより好ましい。ある特定の実施例では、前記加熱処理は、ホットプレートから結合基板まで直接的に熱エネルギーを供給するホットプレートおよび／または表面で伝導加熱プロセスを用いて行われてもよい。他の実施例では、熱エネルギーが、放射線、伝導性、対流、またはこれらの技術のあらゆる組み合わせなどを用いて供給されてもよい。ある特定の実施例によれば、他に変形し、改良し、あるいは代替することも可能である。
【００４８】
ある特定の実施例では、前記基板は、低温熱ステップを用いて、共に接合または融着される。低温熱プロセスは、概して、注入粒子が過度の応力を材料部に及ぼさないことを保証し、非制御の劈開活動を生じることができる。プラズマ活性表面処理と共同するこのステップでもう１つ考慮すべきは、同じ加熱処理ステップの間に、使用される異なった材料の熱膨張係数の不一致によって誘発される応力が通常原因となって、アッセンブリを剥離するのを避けるために、結合強度が増加されることである。ある特定の実施例では、低温結合プロセスは自己結合によって生じる。特に、１つのウエーハは、そこでの酸化を防止するために、取り除かれる（あるいは、１つの基板が酸化されない）。洗浄溶液は、ウエーハ表面でＯ－Ｈ結合を形成するために、ウエーハの表面を処理する。ウエーハを洗浄するのに用いられる溶液の一例として、過酸化水素と硫酸との混合物およびその他の同様な溶液が挙げられる。乾燥機は、基板表面からあらゆる残留溶媒または粒子を除去するために、ウエーハ表面を乾燥する。自己結合は、共に洗浄された基板の表面を配置することによって生じる。
【００４９】
あるいは、基板表面の一方または双方に載置される接着剤が、一方の基板をもう一方の基板に接着する。ある特定の実施例では、前記接着剤は、エポキシまたはポリイミド型材料などを含む。一方の基板表面をもう一方の表面に接着するために、スピンオンガラス層が用いられてもよい。これらのスピンオンガラス（「ＳＯＧ」）材料は、例えば、シロキサンまたはケイ酸を含み、たいていアルコールを主成分とする溶媒またはその種の他のものと混合される。ウエーハの表面に備えられた後に、ＳＯＧを硬化するのに要する温度が低い（１５０～２５０℃）ため、ＳＯＧは、望ましい材料となり得る。
【００５０】
あるいは、ドナー基板と処理基板を接合するために、種々の他の低温技術が用いられてもよい。例えば、２つの基板を互いに接合するために、静電接着技術が用いられてもよい。特に、一方または双方の基板は、他の基板に引き付けられるために帯電されている。加えて、ドナー基板は、種々の他の一般的に知られている技術を用いて処理基板に融着されていてもよい。ある特定の実施例では、ドナー基板と処理基板を共に接合するための接着プロセスには、原位置（ｉｎ－ｓｉｔｕ）プラズマ活性接着プロセス、原位置（ｉｎ－ｓｉｔｕ）静電接着プロセス、これらのあらゆる組み合わせなどを用いればよい。もちろん、用いられる技術はアプリケーション次第である。
【００５１】
好ましい実施例では、本製造方法は、２つの基板間に光結合材料を用いる。前記光学結合材料とは、約１．８～約２．２の屈折率を有する全ての適切な材料のことであるが、その他の材料であってもよい。前記材料は、酸化スズ、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、二酸化チタンまたは、これらの組み合わせを含むその他の誘電積層材料などから選ばれてもよい。本実施例によれば、前記材料は、１または複数の層および他の形態を含んでもよい。もちろん、他に変形し、改良し、あるいは代替することも可能である。
【００５２】
図１０および図１１で示されるように、本製造方法は、制御された劈開プロセスを結合基板構造上で実行する。前記制御された劈開プロセスは、ドナー基板の劈開部の一部の内部に選択されたエネルギーを供給する。一例を挙げれば、前記制御された劈開プロセスは、「制御された劈開プロセス」という題名で、米国特許６，０１３，５６３号に開示され、通例、カリフォルニア州サンノゼにあるシリコン・ジェネシス社（Ｓｉｌｉｃｏｎ ＧｅｎｅｓｉｓＣｏｒｐｏｒａｔｉｏｎ）に帰属され、および全ての目的において参照されて、ここに取り込まれる。次に本製造方法は、図１２に示すように、前記ドナー基板から前記材料層を完全に取り除くため、前記ドナー基板から前記材料層を除去している。
【００５３】
好ましい実施例では、本製造方法は図１３に示すように、透明処理基板から裏基板を除去する。また、好ましい実施例では、裏基板と処理基板の間の結合は、仮結合であり、いずれの基板にも損傷を与えることなく、機械的な力を用いて除去されてもよい。ある特定の実施例では、処理基板から裏基板を外すのに、分離プロセスが用いられてもよい。また、ある特定の実施例では、裏基板は、静電チャック、真空チャックあるいは機械的なチャックおよび／または取付装置を用いて裏基板部材が備えられたときに、解放されてもよい。もちろん、他に変形し、改良し、あるいは代替することも可能である。
【００５４】
図１４を参照すると、本製造方法は、材料層の表面上に光電子装置を形成する。また、そのような装置は、集積半導体装置および光電子装置を含んでもよい。また、そのような装置は、蒸着、エッチング、注入、フォトマスクプロセス、インクジェット印刷、スクリーン印刷、これらのあらゆる組み合わせなどを用いて作られてもよい。もちろん、他に変形し、改良し、あるいは代替することも可能である。
【００５５】
ある特定の実施例では、本製造方法は、蒸着プロセスに用いられる転写材料層を厚くしてもよい。また、ある特定の実施例では、本製造方法は、固相エピタキシャルプロセスおよび／または他の形態の蒸着プロセスを用いる。前記プロセスは、適切な単結晶シリコンまたはある特定の実施例に係る同様な材料を形成する。一例を挙げれば、前記材料は、アモルファスシリコン、多結晶シリコン、ゲルマニウムおよびシリコン－ゲルマニウム合金であってもよい。例えば、アモルファスシリコンは、テンプレートとして覆う転写シリコン膜を用いた単結晶シリコンの固相エピタキシャル成長を実現すると都合がよい。シリコン材蒸着の有効率を向上できるもう１つの方法は、テンプレートとして覆う転写シリコン膜を用いた単結晶シリコンを製造するのに熱処理されるシリコンナノ粒子（アモルファスシリコンが好適である）で、表面をスプレーしたり被覆したりすることである。これは、以後のプロセスの間に除去される液体を用いた乾燥に適用できる。多結晶シリコンおよびその他の材料は、レーザーアニール、フラッシュ熱処理などのような適当な処理を用いた単結晶の再成長を許容してもよい。もちろん、他に変形し、改良し、あるいは代替することも可能である。
【００５６】
好ましい実施例では、本製造方法はシラン種を用いており、前記シラン種は、望ましい熱量および成長速度を用いて蒸着される。ある特定の実施例では、本製造方法は、トリシラン種を含有するガスを反応室に供給する工程を含む。本実施例によれば、前記シランは、ジシランまたはトリシランとその他の組み合わせであってもよい。トリシランの例は、ニュージャージー州０８８７６の私書箱５３５７の北部支店にあるボルタイクス社（Ｖｏｌｔａｉｘ，Ｉｎｃ）と称される会社から提供され得る。もちろん、他に変形、修正、あるいは代替することも可能である。本製造方法の更なる詳細および特に本発明のための装置および／または工具は、本明細書、特に以下で詳述される。
【００５７】
一例を挙げれば、反応室は、図１４Ａではグロー放電型反応器の概略図によって、または図１４Ｂでは炉型反応器の概略図によって示される。これらの図は、一例に過ぎず、ここでの請求の範囲を不当に制限するものではない。本技術分野における通常の技術の１つによれば、他に変形し、改良し、あるいは代替することが想起されるであろう。図１４Ａに示すように、グロー放電型は、誘電結合されたＲＦグロー放電によって励起された後に、反応室にフィードする反応ガス供給を含む。ある特定の実施例では、反応器は、高スループット製造のために、多様な基板のバッチを処理できる。反応室の一例は、オランダのブリスベンに本社があるエーエスエム・インターナショナル・エヌヴィー（ＡＳＭ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｎ．Ｖ．）によって製造されたエーエスエム・エー・４００（ＡＳＭ Ａ４００）と称されるエピタキシャルシリコン蒸着機器であってもよいが、その他のものであってもよい。
【００５８】
ある特定の実施例では、共通ガスは、その他のガスの中で、トリシラン、ジシラン、ホスフィンおよびジボランのようなドーパントガスおよび水素のような希釈ガスを含む。好ましい実施例では、本製造方法は、反応室内部でのグロー放電に用いる蒸着膜を形成するために、トリシラン種を用いる。さらに好ましいもう一つの実施例では、本製造方法は、反応室内部で熱ＣＶＤプロセスを用いて蒸着膜を形成するために、トリシラン種を用いる。他のＣＶＤ法は、プラズマＣＶＤおよび光強化ＣＶＤの反応ガス励起法を含む。本製造方法は、シラン種を含有して、およびシリコン材料の第１の層の上を覆う材料を結晶化するような材料の固相エピタキシャル再成長速度と同等またはそれ以上の蒸着速度でシリコン材料の第１の層を厚くするために、前記劈開表面の上を覆う１または複数のこれらのＣＶＤ蒸着プロセスを用いて、材料を蒸着する。ある特定の実施例では、固相エピタキシャル再成長速度は、以下の図を参照してより詳細に説明される。
【００５９】
図１４Ｃは、温度の関数としてのシリコンの固相エピタキシャル成長速度の簡易プロットである。この図は、水素フリーな固相エピタキシャル成長速度を表しており、一例に過ぎず、ここでの請求の範囲を不当に制限するものではない。例えば、水素リッチなアモルファスシリコン膜は、異なる速度で再結晶化するので、不適切な再成長条件の選択のために、結晶再成長中に絶縁破壊から損害を被る可能性がある。例えば、ピー・ストランディス（Ｐ．Ｓｔｒａｎｄｉｓ）などは、（サンフランシスコでの２００６年のマテリアルリサーチソシエティのスプリングミーティングで）低温（３２０℃～３７０℃）で蒸着された高水素アモルファス膜の結晶再成長絶縁破壊を論じている。そのような膜は、厚さが制限されたり、蒸着条件が低水素アモルファス膜を成長させるために変更されたりする場合、単結晶の絶縁破壊が起こることなく再結晶化される。低純度膜によって、ランダム位相核生成プロセスが、固相エピタキシャル結晶化温度処理の間にアモルファス層の内部で生じない場合、原理上は、非常に厚い膜が首尾良く再結晶化されるであろう。ランダムな核生成の動力学を理解することは、この競争プロセスを回避するのに重要である。例えば、結晶成長ハンドブック第３巻（１９９４年のエルゼビアサイエンス（ＥｌｓｅｖｉｅｒＳｃｉｅｎｃｅ））（「結晶成長」）の第７章は、結晶性／非結晶性の界面周辺の内部の水素濃度に依存して、水素濃度は、０と凡そ５０％の間で、固相エピタキシャル成長率を遅らせることができることを教示する。再結晶化温度が６５０℃のとき、図１５の結晶成長は、２０００オングストロームのアモルファスシリコン膜の完全な結晶化とランダムな結晶相の核生成との間には、約２．５オーダーの大きさが存在することを示している。前記プロットは、この結晶成長温度では、高水素含有率による２倍の成長遅延速度の場合でさえも、プロセス条件によって凡そ２０～３０μｍのシリコン膜がランダムな核生成プロセスが生じることなく結晶化されるのを依然として許容することを明らかにしている。これは、高効率の薄膜光電子太陽電池には好ましいと記述されている目標シリコン膜厚さを遵守している（例えば、エー・ダブリュー・ブラッカーズ（Ａ．Ｗ．Ｂｌａｋｅｒｓ）などが執筆した１９９２年６月１日発行のアプライド・フィジカル・レター（Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．）第２２巻６０号の２７５２～２７５４頁を参照のこと）。より高温での結晶成長も可能であるが、ランダム位相核形成が生じる前に、入口厚さは、温度の増加に伴って減少するであろう。本技術分野での通常の知識の１つによって、他に変形し、改良し、あるいは代替することが認識されるであろう。
【００６０】
また、図１４Ｃで示されるように、固相エピタキシャル成長速度または再成長速度は、垂直軸に沿ってプロットされており、水平軸上の温度と交わる。成長速度は、１秒当たりのより高い結晶相の厚み成長の大きさとして提供され、温度は１／ｋＴとして提供される。成長速度は、図示された目盛り上で対数表示される。一例として、固体相エピタキシャル成長速度という用語は、単結晶のテンプレートに近づいたアモルファスの準安定状態での無秩序な原子の再配列工程によって、アモルファス／結晶相が進展する速度として定義される。配列が進行するにつれ、結晶／アモルファス界面が、固相エピタキシャル成長速度として定義される所定の速度で移動する。この結晶相の肥厚は、図示されるような速度論（温度活性など）プロセスであるが、水素のような不純物によって影響され得る。単結晶の高品質膜を生み出す固相エピタキシャル成長を許容するために、プロセス条件とテンプレート結晶の品質を選択することは特に好都合である。固相エピタキシャル成長速度の定義は、本技術分野における通常の技術の１つと一致する他の意味を有してもよい。もちろん、他に変形し、改良し、あるいは代替することもできる。そして、固相エピタキシャル成長速度は、シランガスを用いた膜成長速度に対して図１４Ｄにプロットされ、以下でより詳細に提供される。
【００６１】
図１４Ｄは、温度の関数としてのシランガスの蒸着速度とシリコンの固相エピタキシャル成長速度の簡易プロットである。この図は、エーエスエム・アメリカ社（ＡＳＭＡｍｅｒｉｃａ，Ｉｎｃ）に帰属する圧力４０Ｔｏｒｒでのシラン種ガスの蒸着速度に関する米国特許第６，８２１，８２５号の図１０から提供されたものであり、一例に過ぎず、ここでの請求の範囲を不当に制限するものではない。図示されるように、固相エピタキシャル成長速度または再成長速度は、垂直軸に沿ってプロットされ、水平軸上で温度と交わる。成長速度は、１秒当たりの厚さの大きさとして提供され、温度は１／ｋＴとして提供される。図は、シラン、ジシランおよびトリシランの蒸着速度についても表示する。図示されるように、固相エピタキシャル成長速度が、トリシランまたはジシランを用いた膜成長速度よりも大きいか同じになるプロット領域が存在する。好ましい実施例では、第２の材料厚さの形成を促すように第１の材料層を厚くする本製造方法は、成長段階の間、原位置（ｉｎ－ｓｉｔｕ）で再結晶化されるように前記プロット領域で実行される。仮に固相エピタキシャル成長速度または不純物放出速度が十分に速くなければ、時々および一時的にシラン種をパージすることによって、（同一または異なる温度で）前記フィルムアニールが蒸着プロセスを再開する前に完全な結晶状態に維持されるのを促す。もちろん、本技術分野における通常の技術の１つによれば、他に変形し、改良し、あるいは代替することが認識されるであろう。
【００６２】
ある特定の実施例では、第１の材料層の上を覆う材料の蒸着速度は、所望の速度で実現される。また、ある特定の実施例では、蒸着速度は、図１４Ｄの特定の蒸着プロセス条件において、約４５０から約５５０オングストローム／分の範囲にある。前記プロセス条件によれば、速度論あるいは物質移動制限のある蒸着プロセスが選ばれてもよい。この例では、トリシラン蒸着は、速度論的に物質移動が制限された蒸着に対して、約６２０Ｃで交差する。特定条件の選択には、成長速度、膜品質および膜均一性が含まれる。前記成長速度は、太陽電池あるいは例示される他の装置の製造を助成するように選ばれる。特定の実施例では、第１の膜厚さに横臥する処理基板は、米国特許公開公報第２００６／００８８９８５号で開示されるような炉型蒸着システムを用いるように処理されたバッチプロセスであるが、その他であってもよい。もちろん、他に変形し、改良し、あるいは代替することも可能である。
【００６３】
ある特定の実施例では、本製造方法は、処理基板へのあらゆる損傷を回避するために、所望の温度で材料を蒸着する工程を含み、前記材料は、ガラスまたは他の温度感知材料であればよい。また、ある特定の実施例では、温度は約６５０℃以下に保持される。好ましい実施例では、温度は約５５０℃以下に保持される。ある特定の実施例によれば、蒸着速度は、物質移動律速、運動律速、または他の移動律速によって制限される。一例を挙げれば、蒸着速度は、物質移動速度によって十分に特徴付けられる。もう一つの例では、蒸着速度は、反応速度によって十分に特徴付けられる。もちろん、他に変形し、改良し、あるいは代替することも可能である。
【００６４】
ある特定の実施例では、本製造方法は、光電子部を形成する、および／または厚層を形成するあらゆるステップの前に劈開部を平坦にするためのエッチングおよび／または蒸着プロセス（プラズマ補助蒸着）を有する。本製造方法は、ある特定の実施例に係る雰囲気に含まれる水素と塩化水素を用いた壁開フィルムの熱処理を含む平坦プロセスを用いてもよい。あるいは、腐食液が、劈開部を所定量にエッチングするための化学浴（ＫＯＨ，ＴＭＡＨなど）であってもよい。エッチングプロセスは、例えば、水素損傷シリコンを約３００から約８００オングストローム除去するのに用いられてもよい。ある特定の実施例では、エッチングプロセスは、水素損傷部を酸化物に転換するための酸化プロセスによって進行されてもよく、前記酸化物は、緩衝性酸化物エッチング液および／または他の適切なエッチング種を用いて後に除去される。もちろん、他に変形し、改良し、あるいは代替することも可能である。
【００６５】
好ましい実施例では、転写材料は、アモルファスシリコン層を用いて厚くされる。また、好ましい実施例では、アモルファスシリコンは、再結晶化などされる。ある特定の実施例では、アモルファスシリコン層は、ナノ粒子（アモルファスシリコン、結晶性シリコン、ポリシリコンまたはこれらの組み合わせなど）のアプリケーションを用いて蒸着され、前記アモルファスシリコン層は、後に厚膜材料のシートの形成を促すように熱処理に曝される。あるいは、アモルファスシリコン層は、ある特定の実施例に従って低温で物理蒸着または化学蒸着（プラズマ強化など）を用いて形成されてもよい。好ましい実施例では、ガラス材料の上を覆って蒸着されるアモルファスシリコン層は、そのようなシリコン層が形成される間、５００℃以下の温度で保持される。ある特定の実施例では、前記生成フィルムは、ある特定の実施例に係る単結晶性および／または多結晶性構造であってもよい。好ましい実施例では、前記生成フィルムは単結晶であり、適切な電気的特性を有している。もちろん、他に変形し、改良し、あるいは代替することも可能である。
【００６６】
本実施例によれば、厚膜材料は、太陽電池構造を形成するために不純物に曝される。ある特定の実施例では、前記不純物は、イオンビーム、プラズマ浸漬注入、イオンシャワー、非質量分離注入、実質的または部分的な非質量分離、または従来の注入技術を用いて、原位置（ｉｎ－ｓｉｔｕ）ドープ、拡散および／または注入されてもよい。これらの太陽電池構造は、ある特定の実施例に係るＰ型およびＮ型不純物に対する不純物領域を含んでもよい。もちろん、他に変形し、改良し、あるいは代替することも可能である。
【００６７】
ある特定の実施例では、本製造方法は、光電子装置を形成するために、前記厚膜の上を覆うもう一つの層を形成してもよい。他の層は、ある特定の実施例に係る半導体層であってもよく、前記半導体層は、完全な太陽電池構造に備えられる光電子装置を強化するために用いられてもよい。もう一つの実施例では、他の層は、ゲルマニウム、シリコン－ゲルマニウム、ＩＩ／ＩＶ族化合物、ＩＩＩ／Ｖ族化合物および、これらのあらゆる組み合わせなどであってもよい。他の層は、もう一組の光電子部を形成するのに用いられてもよく、前記光電子部は、総光電子強度を強化するために、他の光電子装置に結合されてもよい。もちろん、他に変形し、改良し、あるいは代替することも可能である。
【００６８】
モノシラン種を用いた好ましい実施例では、本製造方法は、シラン種を蒸着させるためにプラズマ強化ＣＶＤプロセスを用いる。一例として、前記シラン種は、電子サイクロン共鳴（ＥＣＲ）、容量結合型平行平板、誘導結合プラズマ（ＩＣＰ）などのような励起源を用いるプラズマ蒸着システムを用いて蒸着されてもよい。あるいは、他のプラズマ蒸着システムが用いられてもよい。ある特定の実施例では、蒸着システムは、ヘリウムや水素ガスのような希釈ガスと混合されたモノシラン（ＳｉＨ４）ガスを用いて単結晶シリコンをシリコン基板上に蒸着するために、約６５０℃以下あるいはより好ましくは５５０℃以下の蒸着温度を保持できる。ある特定の実施例では、水素（Ｈ２）対モノシラン（ＳｉＨ４）の比率は、約３以下であり、その比率のために、高い成長速度が得られるが、より粗膜となるであろう。約３以上の比率を用いた特定の実施例では、より高質のエピタキシャル膜が得られるが、成長速度が遅い。このような蒸着プロセスの詳細な説明は、アイオワ州５０１１のエイムスにあるアイオワ州立大学の電気およびコンピューター工学部のスコット・デボア（Ｓｃｏｔｔ Ｄｅｂｏｅｒ）とヴィクラム・ダラル（ＶｉｋｒａｍＤａｌａｌ）が、１９９４年１２月５日から９日にハワイで開催された第１回太陽光発電世界会議（ＦｉｒｓｔＷＣＰＥＣ）で、論文名「ＥＣＲプラズマ蒸着によって成長される高質結晶性シリコンフィルムの調製と諸特性」（”Ｐｒｅｐａｒａｔｉｏｎ ａｎｄＰｒｏｐｅｒｔｉｅｓ ｏｆ Ｈｉｇｈ Ｑｕａｌｉｔｙ Ｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ Ｆｉｌｍ Ｇｒｏｗｎ ｂｙ ＥＣＲ ＰｌａｓｍａＤｅｐｏｓｉｔｉｏｎ”）で発表した内容に見出すことができ、その説明は、参照によりここに含有される。本実施例によれば、他のガス混合物が用いられてもよい。
【００６９】
ある特定の実施例では、劈開表面は、シリコンの厚膜を形成する前に洗浄される。好ましい実施例では、本製造方法は、少なくともＲＣＡ洗浄およびフッ化水素浸漬などの湿式洗浄を用い、前記湿式洗浄は、劈開表面上の薄膜酸化物層を除去する。これに加えて、シリコンである湿式洗浄表面は、ある特定の実施例に係る水素プラズマを含んだ原位置近傍で（ｅｘ－ｓｉｔｕ）、より好ましくは原位置（ｉｎ－ｓｉｔｕ）でプラズマ洗浄に曝される。水素プラズマは、たいてい真空下で供給され、劈開表面から不要な炭素と酸素種を除去する。もちろん、他に変形し、改良し、あるいは代替することも可能である。
【００７０】
本実施例によれば、本製造方法および構造は、厚膜および／または層転写フィルムと厚膜との組み合わせのある特定の層で形成されてもよい。ある特定の実施例では、厚膜は、シリコン材料を用いて、約１ミクロンないし２０ミクロンとしてもよい。他の実施例では、厚膜は、１ミクロン以下または２０ミクロン以上であってもよい。また、他の実施例では、厚膜は、約５０ミクロン以下とすればよい。もちろん、他に変形し、改良し、あるいは代替することも可能である。
【００７１】
図１５ないし図１８は、本発明の実施例に係る太陽電池の構成の概略図を示している。これらの図は、一例に過ぎず、ここでの請求の範囲を不当に制限するものではない。本技術分野における通常の技術の１つによれば、多くの変形、修正および代替が認識されるであろう。図１５に示すように、第１の接触層は、ガラス基板と第１の半導体層表面との間に挟まれて形成される。ある特定の実施例では、接触層は、ＩＴＯなどの透明導電性材料のような適切な材料から作られてもよい。また、他の材料が使用されてもよい。第１の接触層は、光電子セル用の第１の電極構造に結合し、前記第１の接触層は、たいていｐ－ｎ接合あるいは多重ｐ－ｎ接合から構成される。一例を挙げれば、半導体層は、適切な単結晶シリコンなどのような材料から構成されてもよい。第２の接触層は、第２の半導体層表面の上を覆って形成される。前記第２の接触層は、前記第１の接触層に平行な方向に配置される。ある特定の実施例では、前記第２の接触層は、複数の電極を形成するためにパターニングされ、それぞれの光電子部に結合される。ある特定の実施例によれば、それぞれの電極は、平行および／または連続して設けられてもよい。もちろん、他に変形し、改良し、あるいは代替することも可能である。
【００７２】
ある特定の実施例では、図１６の概略図で示されるように、太陽電池の効率を増加するために、追加接合が、第２の接触層と半導体基板の間に形成されてもよい。図示されるように、前記追加接合は、ある特定の実施例に係る単結晶シリコン材料層の上を覆って厚膜上に備えられる。前記追加接合は、単結晶シリコン層の中で光電子装置から離されてもよい。これら追加接合のそれぞれは、互いに平行および／または連続して設けられてもよく、シリコン材料層の中で光電子装置に結合されてもよい。もちろん、他に変形し、改良し、あるいは代替することも可能である。
【００７３】
図１７は、本発明の実施例に係るさらにもう一つの太陽電池の構成例を示している。図示されるように、ガラス基板は、第１の半導体層表面に結合されている。第１の接触構造および第２の接触構造は、第２の半導体層表面の上を覆って形成される。前記第１の接触構造は、前記第２の接触構造に十分平行に備えられる。図示されるように、光電子装置のそれぞれは、少なくとも第１および第２の接触構造に結合され、単結晶シリコン材料層の上を覆っている。あるいは、追加接合が、図１８に示すように太陽電池の効率を増加するために、前記接触構造と前記半導体基板の間に形成されてもよい。もちろん、他に変形し、改良し、あるいは代替することも可能である。
【００７４】
図１９は、本発明の実施例に係る反射表面部を有する太陽電池の概略図である。図示されるように、太陽電池が実現される。前記太陽電池は、第１の半導体表面に結合されるガラス基板を有する。複数の接触構造は、第２の半導体層表面の上を覆って形成される。図示されるように、光電子装置のぞれぞれは、少なくとも接触構造に結合され、単結晶シリコン材料層の上を覆っている。光は、ガラス基板と半導体層中の光電子装置を通過し、電気エネルギーに変換される。図示されるように、反射面１９０１は、１または複数の光電子装置をさらに活性化して電気エネルギーに変換するために、光電子部を通るあらゆる残光を反射するように備えられる。前記反射表面は、アルミニウム、銀、金、または他の適切な反射材料のような材料を用いて備えられてもよい。あるいは、仮に、非導電性反射板が望ましいならば、絶縁スタック反射板は、単独であるいは導電性の反射板と組み合わされて設計されてもよい。前記反射表面は、光電子装置に複数の光の通過手段を提供し、太陽電池の効率を増加する。もちろん、他に変形し、改良し、あるいは代替することも可能である。
【００７５】
図２０は、本発明の実施例に係るレンズ領域を有する太陽電池の概略図である。図示されるように、太陽電池が実現される。前記太陽電池は、第１の半導体表面に結合されるガラス基板を含む。複数の接触構造は、第２の半導体層表面の上を覆って形成される。図示されるように、光電子装置のそれぞれは、少なくとも前記接触構造に結合され、単結晶シリコン材料層の上を覆っている。光は、ガラス基板と半導体層中の光電子装置を通過し、電気エネルギーに変換される。ある特定の実施例では、より傾いた角度で光を導いて太陽電池の捕集効率を増加するために、前記ガラス基板に結合される光学素子２００１を用いて、光は転送および／または散乱される。このような光学素子の一例として、フレネルレンズが挙げられる。前記フレネルレンズは、プラスチック材料あるいはガラス材料から作られてもよい。あるいは、ガラス基板は、光を散乱させたり、転送したりして、フレネルレンズとして機能するように加工されてもよい。光学素子２００１の形状を加工することで、シリコン薄膜内部の導波路効果あるいはランバート（Ｌａｍｂｅｒｔｉａｎ）光源に接近し薄膜電池の有効な厚さを増加することにより許容されるような全反射による光捕獲作用が生じ得る。これらの効果は、電池の総光変換効率を改善し、さらに最適化するために組み合わされてもよい。もちろん、他に変形し、改良し、あるいは代替することも可能である。
【００７６】
図２１は、大部分の反射光線が、薄膜光電池の方へ傾いた角度で向けられるように光学素子が選ばれるある特定の実施例を示している。この図は、一例に過ぎず、ここでの請求の範囲を不当に制限するものではない。本技術分野における通常の技術の１つによって、他の変形、修正および代替が認識されるであろう。ある特定の実施例では、薄膜の層は、導波路が、ガラス基板内の角度で衝突する光を捕獲できるのみでなく、関連のある光波長の範囲に対する薄膜内部の伝播を支持するように選ばれる。こういった訳で、関連のある全ての波長（例えば、最大太陽光スペクトル波長分布を構成する赤外線（ＩＲ）から近紫外線（ｎｅａｒ－ＵＶ））に対して、直交電圧（ＴＥ）、垂直偏波（ｔｒａｎｓｖｅｒｓｅｍａｇｎｅｔｉｃ（商標名））、および伝播することが許容される薄膜電池の層内部のモードとより高次モードとの組み合わせの伝播を許容するように設計が実現される。導波路がこの設計目標を達するための適当な分散曲線は、許容されるシリコン厚さの範囲をもたらし、導波路クラッディングとして作用する光学結合層を選択するであろう。透明基板内の光の照射角は、電池での照射角の全範囲に渡るシステムの正確な操作を考慮した設計となるであろう。一旦薄膜内部で結合されると、前記伝播は、放射線の吸収と薄膜内部でキャリアを放出することによる電気への変換のため、大いに弱まる。縦方向のＰＮ接合に一致する縦方向の光の伝播は、光変換効率を最大にするのを促すであろう。生成電力は、接触層１および接触層２によって貯蔵されるであろう。前記構造で実現されるのは、薄膜太陽電池の活性領域内部での結合光エネルギーを低下する反射の弱化を容易にする光結合層である。ある特定の実施例では、導波管は、マルチモードまたはシングルモードで動作可能であってもよい。さらに、前記波が、ある特定の実施例に係る入射光の内部反射に対する屈折率の違いを誘発するように内部材料を用いて作られてもよい。好ましい実施例では、シリコン－ゲルマニウムの薄層が、１または複数の光電子部の領域（中心領域など）への光閉じ込めを改善し、さらに最適化するために、シリコン構造の内部で挟まれていてもよい。もちろん、他に変形し、改良し、あるいは代替することも可能である。
【００７７】
図２２ないし図２４は、本発明の実施例に従うもう１つの単接合シリコン電池の構成を示している。この図は、一例に過ぎず、ここでの請求の範囲を不当に制限するものではない。本技術分野における通常の技術の１つによれば、他の変形、修正および代替が認識されるであろう。図示されるように、装置２２００は、処理基板表面部を含む処理基板を有する。ある特定の実施例では、前記処理基板は、ガラス、ガラスセラミック、石英、あるいは、本技術分野における通常の技術の１つとして知られるような本明細書外に記載されたものと同様に、ここに記載された材料の全てであってもよい。ある特定の実施例では、前記装置は、１または複数の接着、光学および反射特性を改善および／またはさらに最適化するために、処理基板表面部の上を覆う界面材を有する。ある特定の実施例では、前記界面材は、二酸化ケイ素のような誘電材の薄層、あるいはタングステン、アルミニウム、プラチナ、チタンのような金属層、あるいはその他の型式の接着層であってもよい。ある特定の実施例では、前記界面層は、一般的にＩＴＯと呼ばれるインジウムスズ酸化物のように透明または光学的に透明である。もちろん、他に変形し、改良し、あるいは代替することも可能である。
【００７８】
ある特定の実施例では、前記装置は、前記界面材の上を覆う層転写フィルムを含む。ある特定の実施例では、前記層転写フィルムは、単結晶シリコン材料、単結晶ゲルマニウム材料などであってもよい。本実施例によれば、前記層は、層転写技術を用いて形成されてもよい。一例を挙げれば、このような層転写技術は、カリフォルニア州サンタクララにあるシリコン・ジェネシス社（Ｓｉｌｉｃｏｎ ＧｅｎｅｓｉｓＣｏｒｐｏｒａｔｉｏｎ）のナノ劈開（Ｎａｎｏｃｌｅａｖｅ（商標名））プロセス、フランスにあるソイテック・エスエー（ＳｏｉｔｅｃＳＡ）社のスマートカット（ＳｍａｒｔＣｕｔ（商標名））プロセス、および日本の東京にあるキャノン株式会社のエルトラン（Ｅｌｔｒａｎ（商標名））プロセスと呼ばれるもの、前記プロセスと同様な全てのプロセスおよびその他であってもよい。もちろん、他に変形し、改良し、あるいは代替することも可能である。
【００７９】
再度図２２を参照すると、前記装置は、１または複数の欠陥を有する単結晶シリコンまたは単結晶ゲルマニウム材料の蒸着層を含む。ある特定の実施例では、単結晶シリコンまたは単結晶ゲルマニウムの蒸着層は、前記層転写フィルムの上を覆うＰ型材料と前記Ｐ型材料の上を覆うＮ型材料を有する。図示されるように、前記Ｐ型材料は、接触目的でＰ＋型材料を含み、前記Ｐ＋型材料は、光吸収領域としてＰ型材料の上を覆う。ある特定の実施例では、蒸着層は、約１μｍないし約５０μｍの範囲にある厚さを有するが、これ以外であってもよい。図示されるように、太陽または他のエネルギー源からの電磁放射は、Ｎ型材料の上を覆って供給されてもよい。もちろん、他に変形し、改良し、あるいは代替することも可能である。
【００８０】
さて、図２３を参照すると、装置２３００は、処理基板表面部を含む処理基板を有する。ある特定の実施例では、前記処理基板は、ガラス、ガラスセラミック、石英、あるいは、本技術分野における通常の技術の１つとして知られるような本明細書外に記載されたものと同様に、ここに記載された材料の全てであればよい。ある特定の実施例では、前記装置は、前記処理基板表面部の上を覆う界面材を有する。ある特定の実施例では、前記界面材は、あらゆる適切な型式の材料および／または処理基板の上を覆う層転写フィルムの接着または接合を促す材料であればよい。ある特定の実施例では、前記界面材は、二酸化ケイ素のような誘電材の薄膜、あるいはタングステン、アルミニウム、白金、チタンのような金属層、あるいは他の型式の接着層であればよい。ある特定の実施例では、前記界面層は、一般的にＩＴＯと呼ばれるインジウムスズ酸化物のように、透明または光学的に透明である。もちろん、他に変形し、改良し、あるいは代替することも可能である。
【００８１】
ある特定の実施例では、前記装置は、前記界面材の上を覆う層転写フィルムを含む。ある特定の実施例では、前記層転写フィルムは、単結晶シリコン材料、単結晶ゲルマニウム材料などであればよい。本実施例によれば、前記層は、層転写技術を用いて形成されてもよい。一例を挙げれば、このような層転写技術は、カリフォルニア州サンタクララにあるシリコン・ジェネシス社（Ｓｉｌｉｃｏｎ ＧｅｎｅｓｉｓＣｏｒｐｏｒａｔｉｏｎ）のナノ劈開（Ｎａｎｏｃｌｅａｖｅ（商標名））プロセス、フランスにあるソイテック・エスエー（ＳｏｉｔｅｃＳＡ）社のスマートカット（ＳｍａｒｔＣｕｔ（商標名））プロセス、および日本の東京にあるキャノン株式会社のエルトラン（Ｅｌｔｒａｎ（商標名））プロセスなどと呼ばれるもの、前記プロセスと同様なあらゆるプロセスおよびその他であってもよい。もちろん、他に変形し、改良し、あるいは代替することも可能である。
【００８２】
再度図２３を参照すると、前記装置は、１または複数の欠陥を有する単結晶シリコンあるいは単結晶ゲルマニウム材料の蒸着層を有する。ある特定の実施例では、単結晶シリコンまたは単結晶ゲルマニウムの蒸着層は、接合用のＮ型材料と、前記層転写フィルムの上を覆う関連する外部接触と、Ｎ型材料の上を覆うＰ型材料とを有する。図示されるように、Ｐ型材料は、Ｐ型材料の上を覆うＰ＋型材料を有し、前記Ｐ＋材料は、Ｎ型材料の上を覆う。ある特定の実施例では、前記蒸着層は、約１μｍないし約５０μｍの範囲にある厚さを有するが、それ以外であってもよい。図示されるように、太陽または他のエネルギー源からの電磁放射は、Ｐ＋型材料の上を覆って供給されてもよい。あるいは、電磁放射は、前記処理基板の裏側表面上に供給されてもよく、前記裏側表面は、上面を覆う光電部に前記電磁放射を透過する。もちろん、他に変形し、改良し、あるいは代替することも可能である。
【００８３】
さて、図２４を参照すると、装置２４００は、処理基板表面部を含む処理基板を有する。ある特定の実施例では、前記処理基板は、ガラス、石英、ガラスセラミック、あるいは、本技術分野における通常の技術の１つとして知られるような本明細書外に記載されたものと同様に、ここに記載された材料の全てであればよい。ある特定の実施例では、前記装置は、前記処理基板表面部の上を覆う界面材を有する。ある特定の実施例では、前記界面材は、二酸化ケイ素のような誘電材料の薄層、あるいはタングステン、アルミニウム、白金、チタンのような金属層、あるいは他の型式の接着層であってもよい。ある特定の実施例では、前記界面層は、一般的にＩＴＯと呼ばれるインジウムスズ酸化物のように透明または光学的に透明である。もちろん、他に変形し、改良し、あるいは代替することも可能である。
【００８４】
ある特定の実施例では、前記装置は、前記界面材の上を覆う層転写フィルムを有する。ある特定の実施例では、前記層転写フィルムは、単結晶シリコン材、単結晶ゲルマニウム材などであればよい。本実施例によれば、前記層は、層転写技術を用いて形成されてもよい。一例を挙げれば、このような層転写技術は、カリフォルニア州サンタクララにあるシリコン・ジェネシス社（Ｓｉｌｉｃｏｎ ＧｅｎｅｓｉｓＣｏｒｐｏｒａｔｉｏｎ）のナノ劈開（Ｎａｎｏｃｌｅａｖｅ（商標名））プロセス、フランスにあるソイテック・エスエー（ＳｏｉｔｅｃＳＡ）社のスマートカット（ＳｍａｒｔＣｕｔ（商標名））プロセス、および日本の東京にあるキャノン株式会社のエルトラン（Ｅｌｔｒａｎ（商標名））プロセスなどと呼ばれるもの、前記プロセスと同様なあらゆるプロセスおよびその他であってもよい。もちろん、他に変形し、改良し、あるいは代替することも可能である。
【００８５】
再度図２４を参照すると、前記装置は、１または複数の欠陥を有する単結晶シリコンまたは単結晶ゲルマニウム材料の蒸着層を有する。ある特定の実施例では、単結晶シリコンまたは単結晶ゲルマニウムの蒸着層は、前記層転写フィルムの上を覆う電気接触用のＰ＋型材料と、Ｐ＋型材料の上を覆う光吸収部用のＰ－型材料を有する。ある特定の実施例では、前記Ｐ型材料は、界面層であって上面を覆うアモルファスシリコン材料と、電池の電気光電子ＰＮ接合を形成するためにエミッターとして機能するアモルファスシリコン材料の上を覆うＮ＋型材料を有する。ある特定の実施例では、前記Ｎ＋型材料も、特性の点でアモルファスである。ある特定の実施例では、蒸着層は、約１μｍないし約５０μｍの範囲の厚さを有するが、それ以外であってもよい。図示されるように、太陽または他のエネルギー源からの電磁放射は、Ｐ＋型材料の上を覆って供給される。あるいは、電磁放射は、処理基板の裏側表面上に供給されてもよく、前記裏側表面は、上面を覆う光電部に前記電磁放射を透過する。もちろん、他に変形し、改良し、あるいは代替することも可能である。
【００８６】
図２５は、本発明のもう一つの実施例に係る二重接合太陽電池装置を示している。この図は、一例に過ぎず、ここでの請求の範囲を不当に制限するものではない。本技術分野における通常の技術の１つによって、他の変形、修正および代替が認識されるであろう。図示されるように、前記装置は、処理基板表面部からなる処理基板を含む。ある特定の実施例では、前記処理基板は、ガラス、石英、ガラスセラミック、あるいは、本技術分野における通常の技術の１つとして知られるような本明細外に記載されたものと同様に、ここに記載された材料の全てであればよい。ある特定の実施例では、前記装置は、前記処理基板表面部の上を覆う界面材を有してもよい。ある特定の実施例では、前記界面材は、二酸化ケイ素のような誘電材の薄膜、あるいはタングステン、アルミニウム、白金、チタンのような金属層、あるいは他の型式の接着層であればよい。ある特定の実施例では、前記界面層は、一般的にＩＴＯと呼ばれるインジウムスズ酸化物のように透明または光学的に透明である。もちろん、他に変形し、改良し、あるいは代替することも可能である。
【００８７】
ある特定の実施例では、前記装置は、処理基板の処理基板表面部に転写される第１のシリコンまたはゲルマニウム材料の層を有する。前記装置は、第１のシリコンまたはゲルマニウムの材料層から調成される劈開部も有する。本実施例によれば、前記層は、層転写技術を用いて備えられてもよい。一例を挙げれば、このような層転写技術は、カリフォルニア州サンタクララにあるシリコン・ジェネシス社（Ｓｉｌｉｃｏｎ ＧｅｎｅｓｉｓＣｏｒｐｏｒａｉｏｎ）のナノ劈開（Ｎａｎｏｃｌｅａｖｅ（商標名））プロセス、フランスにあるソイテック・エスエー（ＳｏｉｔｅｃＳＡ）社のスマートカット（ＳｍａｒｔＣｕｔ（商標名））プロセス、および日本の東京にあるキャノン株式会社のエルトラン（Ｅｌｔｒａｎ（商標名））プロセスなどと呼ばれるもの、前記プロセスと同様なあらゆるプロセスおよびその他であってもよい。もちろん、他に変形し、改良し、あるいは代替することも可能である。
【００８８】
ある特定の実施例では、前記装置は、蒸着される第１の単結晶シリコンまたはゲルマニウム材料も有し、前記第１の単結晶シリコンまたはゲルマニウム材料は、少なくともグロー放電ＣＶＤ、プラズマＣＶＤ、光強化ＣＶＤまたは熱ＣＶＤ、およびシランおよび／またはゲルマン種から選ばれるプロセスを用いて、第１のシリコンまたはゲルマニウム材料の層を厚くするように劈開表面の上を覆って備えられる。ある特定の実施例では、厚膜は、Ｐ型とＮ型材料またはＮ型とＰ型材料またはあらゆる他の組み合わせから構成されてもよく、光電子材を形成する。さらに、前記装置は、ある特定の実施例に係る第１の光電子装置の上を覆う追加的な光電子装置を形成するために、Ｐ型とＮ型材料の他の組み合わせを含んでもよい。
【００８９】
好ましい実施例では、前記装置は、処理基板の裏側部の上を覆うポリまたはアモルファス材料を形成するために、処理基板の裏側部の上を覆って蒸着される第２の材料を有してもよい。好ましい実施例では、前記処理基板は、バッチ型反応器に投入され、前記バッチ型反応器によって、前記処理基板のそれぞれの側面が露出され得る。単結晶材料が、層転写単結晶材料で形成するにつれ、アモルファスまたは多結晶材料が、ある特定の実施例に係る処理基板の裏側に形成する。あるいは、第２の層転写単結晶材料が、ある特定の実施例に係る処理基板の裏側に備えられてもよい。このような第２の層は、シード材料として、処理基板の裏側の上面に転写されて第２の層の上を覆って形成される第２の単結晶材料に用いられる。もちろん、他に変形し、改良し、あるいは代替することも可能である。
【００９０】
図２６は、本発明のもう一つの実施例に係る三重接合太陽電池を示している。この図は、一例に過ぎず、ここでの請求の範囲を不当に制限するものではない。本技術分野における通常の技術の１つによって、他の変形、修正および代替が認識されるであろう。図示されるように、前記装置は、処理基板表面部からなる処理基板を含む特定の実施例では、前記処理基板は、ガラス、石英、ガラスセラミック、あるいは、本技術分野における通常の技術の１つとして知られるような本明細書外に記載されたものと同様に、ここに記載された材料の全てであってもよい。ある特定の実施例では、前記装置は、前記処理基板表面部の上を覆う界面材を有してもよい。ある特定の実施例では、前記界面材は、二酸化ケイ素のような誘電材の薄膜、あるいはタングステン、アルミニウム、白金、チタンのような金属層、あるいは他の型式の接着層であればよい。ある特定の実施例では、前記界面層は、一般的にＩＴＯと呼ばれるインジウムスズ酸化物のように透明または光学的に透明である。もちろん、他に変形し、改良し、あるいは代替することも可能である。
【００９１】
ある特定の実施例では、前記装置は、処理基板の処理基板表面部に転写される第１のシリコンまたはゲルマニウム材料の層を有する。前記装置は、第１のシリコンまたはゲルマニウムの層から調成される劈開部も有する。本実施例によれば、前記層は、層転写技術を用いて形成されてもよい。一例を挙げれば、このような層転写技術は、カリフォルニア州サンタクララにあるシリコン・ジェネシス社（Ｓｉｌｉｃｏｎ ＧｅｎｅｓｉｓＣｏｒｐｏｒａｔｉｏｎ）のナノ劈開（Ｎａｎｏｃｌｅａｖｅ（商標名））プロセス、フランスにあるソイテック・エスエー（ＳｏｉｔｅｃＳＡ）社のスマートカット（ＳｍａｒｔＣｕｔ（商標名））プロセス、および日本の東京にあるキャノン株式会社のエルトラン（Ｅｌｔｒａｎ（商標名））プロセスなどと呼ばれるもの、前記プロセスと同様なあらゆるプロセスおよびその他であってもよい。もちろん、他に変形し、改良し、あるいは代替することも可能である。
【００９２】
ある特定の実施例では、前記装置は、蒸着される第１の単結晶シリコンまたはゲルマニウム材料も有し、前記第１の単結晶シリコンまたはゲルマニウム材は、少なくともグロー放電ＣＶＤ、プラズマＣＶＤ、光強化ＣＶＤまたは熱ＣＶＤ、およびシランおよび／またはゲルマン種から選ばれるプロセスを用いて、第１のシリコンまたはゲルマニウム材料の層を厚くするように劈開表面の上を覆って備えられる。ある特定の実施例では、厚膜は、Ｐ型とＮ型材料またはＮ型とＰ型材料またはあらゆる他の組み合わせから構成されてもよく、光電子材を形成する。さらに、前記装置は、ある特定の実施例に係る第１の光電子装置の上を覆う追加的な光電子装置を形成するために、Ｐ型とＮ型材料の他の組み合わせを含んでもよい。好ましい実施例では、図示されるように、前記装置は、前記第１の光電子装置の上を覆う第２の光電子装置を含む。
【００９３】
ある特定の実施例では、前記装置は、処理基板の裏側部の上を覆うポリまたはアモルファス材料を形成するために、処理基板の裏側部の上を覆って蒸着される第２の材料を有してもよい。好ましい実施例では、前記処理基板は、バッチ型反応器に投入され、前記バッチ型反応器によって、前記処理基板のそれぞれの側面が露出され得る。単結晶材料が層転写単結晶材料に形成するにつれ、アモルファスまたは多結晶材料がある特定の実施例に係る処理基板の裏側に形成する。あるいは、第２の層転写単結晶材料が、ある特定の実施例に係る処理基板の裏側に備えられてもよい。このような第２の層は、シード材料として、処理基板の裏側の上面に転写されて第２の層の上を覆って形成される第２の単結晶材料に用いられる。さらなる実施例では、前記装置は、前記処理基板の裏側の上を覆う光電子装置の他の組み合わせを含んでもよい。もちろん、他に変形し、改良し、あるいは代替することも可能である。
【００９４】
特に言及され、さらにここに記述されたように、前記装置によって明らかにされるのは、処理基板の両側面を同時に蒸着できるバッチ式炉型蒸着プロセスを用いることの利点である。図２５および図２６において、より狭いバンドギャップのシリコン－ゲルマニウム（ＳｉＧｅ）接合が、スペクトルの赤外線（ＩＲ）部分に関してより長い波長を効率的に吸収する間に、処理基板の上端では、二重接合太陽電池を開発するために、単結晶シリコン－ゲルマニウム（ＳｉＧｅ）合金と上端のシリコン層が成長する。前記二重接合太陽電池では、前記上端のシリコンセルが、青色スペクトルおよび可視スペクトルを変換する際の効率を最大にするために最大のバンドギャップセルとなっている。
【００９５】
ある特定の実施例では、前記装置は、ガラスの裏側で同時に蒸着される同一の裏面層を有する。単結晶層転写フィルムテンプレートが存在せず、単結晶法で再成長する能力がないので、前記材料は、構造に関してアモルファスまたは多結晶となる。シリコンおよびシリコン－ゲルマニウム合金のアモルファス相は、赤外領域でさらに吸収されることがよく知られているので、この特徴は、有効に利用され得る。そのため、この裏面接合は、初めの２つの接合によって吸収されない残差赤外線（ＩＲ）スペクトルを吸収するのに有効な追加の収集接合として用いられてもよい。光はガラスを透過し、この下層の接合によって吸収される。セル同士の電気接続は、三重接合光電子電池全体をもたらすために、直列あるいは並列で、それぞれ独立に外部で接続されてもよい。この構成の複合効果は、シリコン単接合セルで得られる１８～２４％から２５～３５％以上まで有効な総変換効率が改善されることであってもよい。ＩＩＩ／Ｖ族またはＩＩ／ＶＩ族合金の蒸着によって、多重接合の高効率太陽電池も製造できる。もちろん、他に変形し、改良し、あるいは代替することも可能である。
【００９６】
もう一つの実施例では、前記装置は、相互接続部および／または他の特徴を含んでもよい。一例として、ビア構造が、第１の処理基板側面に形成される第１の光電子装置と第２の処理基板側面に形成される第２の光電子装置を相互接続するために、処理基板に形成されてもよい。ある特定の実施例では、前記ビア構造は、処理基板内部の溝または開口であってもよい。このような溝および／または開口は、ある特定の実施例に従って、第１の光電子装置の第１の電極部材と第２の光電子装置の第１の電極部材とを電気的に接続するために、導電性材料で充填されている。他の実施例では、それぞれの光電子装置は、それぞれの光電子装置の周辺部に結合される接続デバイスによって、互いに電気的に接続されている。例えば、周辺機器の接続は、２つの内部の接合を共に接触するために、ラップアラウンド蒸着でなされてもよい。さらに他の実施例では、前記装置は、ビア構造と周辺機器の接続との組み合わせを含んでもよい。もちろん、他に変形し、改良し、あるいは代替することも可能である。
【００９７】
ある特定の実施例では、本発明は、太陽電池などの光電子材料用基板の製造方法を提供する。本製造方法は、単結晶シリコン基板、単結晶ゲルマニウム基板、シリコン－ゲルマニウム基板などのドナー基板を形成する工程を含む。好ましい実施例では、前記ドナー基板は、劈開部、表面部、および前記劈開部と前記表面部との間で定められる第１のシリコン材料層を含む。本製造方法は、前記劈開部の周辺内部のドナー基板の一部を分離するために、前記第１のシリコン材料層を処理基板の処理基板表面部に転写する工程を有する。本製造方法は、第１のシリコン材料層の上を覆う劈開表面部の形成を促すために、前記表面部を処理基板の処理基板表面部に結合（接続または接着など）する。本製造方法は、電子サイクロトロン共鳴（「ＥＣＲ」）プラズマ蒸着システムまたはその他のプラズマを基礎とするシステムのように、シラン種を含むガスを反応室に供給する工程を有する。好ましい実施例では、本発明は、反応室内部のシラン種を用いる。一例として、本製造方法は、一般的にＰＥＣＶＤと呼ばれるプラズマ強化化学蒸着、一般的にＬＥ－ＰＥＣＶＤと呼ばれる低エネルギープラズマ強化化学蒸着などを含む１または複数のガス反応技術を用いて蒸着を促すために、シラン種を含むガスを反応する。本明細書で用いられるように、「ＰＥＣＶＤ」という用語は、ありふれた意味で解釈されるべきであり、限定されずに、誘電結合プラズマ蒸着、容量結合プラズマ蒸着などを含む。本発明は、シラン種を用い、第１のシリコン材料層の上を覆って第２の材料層を形成する工程を有する。本実施例によれば、本製造方法は、第２のシリコン材料層を結晶化するために、熱処理プロセスで第２の材料層を処理する工程を有する。本実施例によれば、他のシラン種が用いられてもよい。ある特定の実施例では、特定のシラン種の選択は、望ましいあるいは許容される温度、圧力、蒸着中のシラン種の希釈、これらの条件で達成可能な蒸着速度、生成蒸着膜の質に依存する。ある特定の実施例では、本製造方法は、適切な希釈率で水素（Ｈ２）ガスと混合されたモノシラン（ＳｉＨ４）ガスを用いる。さらにもう１つのある特定の実施例では、本製造方法は、適切な比率で水素（Ｈ２）およびヘリウムガスと混合されたモノシラン（ＳｉＨ４）ガスを用いる。もちろん、他に変形し、改良し、あるいは代替することも可能である。
【００９８】
本発明を使用することで、数多くの恩恵が、既存の技術を超えて得られる。特に本発明は、ある特定の実施例に係るガラス基板上面の薄い光電子フィルムを選択的に劈開するために、制御されたエネルギーと選択された条件を用いる。ある特定の実施例では、本発明の製造方法および装置は、ガラス上に極めて高品質の光電子材料を備え、前記光電子材料は、パッケージング材の一部として用いられてもよい。好ましい実施例では、本発明の製造方法および構造で実現されるのは、太陽電池を使用して高効率の電力を供給するための単結晶シリコンである。さらに、本発明の製造方法で実現されるのは、高成長速度厚膜プロセスであり、前記高成長速度厚膜プロセスは、ある特定の実施例に従って、望ましい温度特性を有する。つまり、本製造方法で実現されるのは、ガラス処理基板材に損傷を与えずに結晶材料または結晶化される材料の蒸着である。他の実施例では、本製造方法は、支持部材の正面側および裏面側で光電子材料の形成を許容する。本実施例によれば、１または複数のこれらの恩恵が得られるであろう。これらのおよび他の恩恵は、本明細書、特に以下で詳述される。
【００９９】
結論として、本発明に係る光電子材料用基板の製造方法の実施例は、劈開部、表面部および前記劈開部と前記表面部との間で定められる第１の結晶材料（単結晶シリコン、単結晶ゲルマニウム、シリコン－ゲルマニウム）層を有するドナー基板を形成する工程を含む。一例として、本製造方法は、第１のシリコン材料層を、ガラス、石英、ガラスセラミック、光学透明性材料などの処理基板の処理基板表面部に転写する工程を有する。本製造方法は、第１のシリコン材料層の上を覆う劈開表面部の形成を促して前記表面部を前記処理基板の処理基板表面部に結合するために、前記劈開部の周辺内部のドナー基板の一部を分離する。本製造方法は、グロー放電ＣＶＤ、プラズマＣＶＤ、光強化ＣＶＤまたは熱ＣＶＤを含む１または複数のガス反応法を用いて蒸着を形成するために、シラン種を含むガスを反応する工程を有する。本製造方法は、反応室でシラン種を用いてグロー放電を生じるために、シラン種を含むガスを反応室に供給する工程を有する。好ましい実施例では、本製造方法は、第１のシリコン材料層の上を覆う材料を結晶化するような材料の固相エピタキシャル再成長速度と同じか、これよりも速い蒸着速度で第１のシリコン材料層を厚くするために、劈開表面の上を覆うシラン種を含むプラズマ、グロー放電または熱ＣＶＤを用いて、材料を蒸着する工程を有する。
【０１００】
太陽電池などの光電子材料用基板の製造方法のもう一つの実施例は、単結晶シリコン基板、単結晶ゲルマニウム基板、シリコン－ゲルマニウム基板などのドナー基板を形成する工程を有する。好ましい実施例では、前記ドナー基板は、劈開部、表面部および前記劈開部と前記表面部との間で定められる第１のシリコン材料層を含む。本製造方法は、前記劈開部の周辺内部のドナー基板の一部を分離するために、前記第１のシリコン材料層を処理基板の処理基板表面部に転写する工程を有する。本製造方法は、前記第１のシリコン材料層の上を覆う劈開表面部の形成を促すために、前記表面部を前記処理基板の処理基板表面部に結合する（接続または接着など）。本製造方法は、シラン種を含むガスを電子サイクロトロン共鳴（「ＥＣＲ」）プラズマ蒸着装置または他の適切なプラズマを基礎とする装置のような反応室に供給する工程を有する。一例として、本製造方法は、一般的にＰＥＣＶＤを呼ばれるプラズマ強化化学蒸着などを含む１または複数のガス反応技術を用いて蒸着を促すために、シラン種を含むガスを反応する。本製造方法は、シラン種を用い、第１のシリコン材料層の上を覆う第２の材料層を形成する工程を有する。
【０１０１】
本発明の実施例に基づいて、光電子材料の製造に関係する技術が提供される。より詳細には、本発明は、層転写技術を用いた太陽電池装置の製造用の多層基板構造についての製造方法および構造を含む技術を提供する。一方で、本発明は、より広範に適用できることが認識されるであろう。つまり、本発明は、集積半導体装置の三次元パッケージング（ウエーハスケールなど）、フォトニック装置、ピエゾエレクトリック・デバイス、フラットパネルディスプレイ、マイクロマシン技術（”ＭＥＭＳ”）、ナノテクノジー構造、センサー、アクチュエーター、太陽電池、生物学的装置および生医学的装置用などの他の型式の基板に適用することもできる。
【０１０２】
図２７は、本発明の実施形態に係るソーラーモジュール用の光電子セルを製造する方法２７００を示している。その製造方法は、以下に要約される。
（１）シリコン、ゲルマニウム、シリコン－ゲルマニウム合金、ヒ化ガリウム、あらゆるＩＩＩ／Ｖ族化合物およびその他の材料などの半導体基板を形成する（ステップ２７０１）。
（２）第１のシリコン材料層を定めるために（ステップ２７０５）、劈開平面（複数の粒子、蒸着物質、またはこれらの任意の組み合わせなどを含んでいる）を形成する（ステップ２７０３）。
（３）第１の材料層をシリコン支持部材の上を覆う脱着可能な材料に転写する（ステップ２７０７）。
（４）前記脱着可能な材料の上を覆う全材料層を形成するために、前記第１の材料層の上を覆う第２の材料層を形成する（ステップ２７０９）。
（５）全材料層の第１の部分（例えば、第１の端面）に、第１の光電子セル表面を形成する（ステップ２７１１）。
（６）前記第１の光電子セル表面の上を覆う表面部を形成する。
（７）キャリア部材を第１の光電子セル表面の表面部に取り付ける（ステップ２７１３）。
（７）全材料層の第２の部分を露出するため、脱着可能な材料を含むシリコン支持部材を除去する（ステップ２７１５）。
（８）全材料層の第２の部分で、第２の光電子セル表面を形成する（ステップ２７１７）。
（９）他のプロセスを実行する（ステップ２７１９）。
（１０）ソーラーモジュールを形成する（ステップ２７２１）。
（１１）停止。
【０１０３】
上記一連のステップにより、本発明の実施例に係る半導体基板で光電子セルを製造する方法が提供される。図示されるように、本製造方法により、さらなる処理のためにソーラーモジュールの内部に光電子セルを形成するようなステップの組み合わせが用いられる。ある特定の実施例では、支持部材基板は、半導体材料層に脱着可能な材料を形成する。前記支持部材は、工程を通じて全半導体材料層に残存する薄い基板であると都合よい。前記支持部材は、ある特定の実施例において、再使用できる。ある特定の実施例に応じて、半導体材料層が、支持部材などの他の基板構造へ転写されている間に、ドナー基板は、選択的に除去され、および／または、切り取られる。他の代替手段は、請求の範囲から逸脱することなく複数のステップが追加されたり、１または複数のステップが除去されたり、あるいは１または複数のステップが異なるシーケンスに備えられる場合に、実現されてもよい。本製造方法の更なる詳細は、本明細書、特に以下で詳述される。
【０１０４】
図２８ないし図３９は、本発明の実施例に係る層転写基板での光電子セルの簡単な製造方法を示している。これらの図は、請求の範囲を過度に限定しない一例にすぎない。本技術分野における通常の技術の１つによれば、他の変形、修正および代替が認識できるであろう。図に示すように、本製造方法は、半導体基板２００またはドナー基板部材を調成する工程を含んでいる。半導体基板の例は、シリコン、ゲルマニウム、シリコン－ゲルマニウムのような合金、ヒ化ガリウムのようなＩＩＩ／Ｖ材料などを含んでいる。本実施例によれば、半導体基板は、単一材料あるいは種々の層の組み合わせで形成されてもよい。もちろん、他に変形、修正、あるいは代替することも可能である。
【０１０５】
ある特定の実施例では、半導体基板は、第１の材料層２８０１および表面領域２８０３を含んでいる。好ましい実施例では、半導体基板は、劈開部２８０５を含んでいてもよく、その劈開部２８０５は、半導体基板層２８０７の内部での半導体材料層を定める。第１の材料層は、複数の粒子、蒸着物質、またはこれらのあらゆる組み合わせなどを含んでもよい。ある特定の実施例では、半導体材料層は、結晶性シリコン（例えば、単結晶シリコン）で構成され、前記結晶性シリコンは、横方向に広がるエピタキシャルシリコン層を含んでいる。ある特定の実施例では、シリコン表面部２８０３は、二酸化ケイ素のような酸化物の薄層を有してもよい。もちろん、他に変形、修正、あるいは代替することも可能である。
【０１０６】
本実施例によれば、前記劈開部は、多様な技術を用いて形成される。つまり、前記劈開部は、埋入粒子、蒸着層、拡散材料、パターン領域およびその他の技術のあらゆる適切な組み合わせを用いて形成されてもよい。ある特定の実施例では、本製造方法は、インプラントプロセスを用いてドナー基板と呼ばれる半導体基板の頂部面の至るところに所定の活性粒子を選択深度まで導入し、材料の「薄膜」と呼ばれる半導体材料部の層を定める。多様な技術は、ある特定の実施例に係る単結晶シリコンウエーハに前記活性粒子を埋入するのに用いられてもよい。これらの技術は、アプライド・マテリアル社（ＡｐｐｌｉｅｄＭａｔｅｒｉａｌｓ，Ｉｎｃ）などのような会社から製造されたビーム・ライン・イオン注入装置などを用いたイオン注入を含んでいる。あるいは、注入は、プラズマ浸漬イオン注入（ＰＩＩＩ）技術を用いることで生じ、イオンシャワーおよびその他の質量的および非質量的な特定の技術は、ある特定の実施例に係る大部分の表面部に対して特に効果的である。このような技術を組み合わせて用いられることもできる。もちろん、使用される技術はアプリケーション次第である。
【０１０７】
前記アプリケーションによれば、一般的により小さい質量粒子が、好ましい実施例に係る材料部への損傷の可能性を減ずるように選ばれる。つまり、より小さい質量粒子は、基板材料を通って、粒子が横切る材料部に実質上損傷を与えることなく、選択深度まで進む。例えば、より小さい質量粒子（またはエネルギー粒子）は、ほぼ全ての荷電（正または負など）および／または中性原子または分子、または電子などであってもよい。特定の実施例では、前記粒子は、水素イオンおよびその同位体のようなイオン、あるいはヘリウムおよびその同位体およびネオンのような希ガスイオンまたは実施例に係る他のイオンなどを含む中性および／または荷電粒子であってもよい。前記粒子は、水素ガス、水蒸気、メタンなどのガスおよび水素化合物および他の軽原子質量粒子のような化合物から得られてもよい。あるいは、前記粒子は、上記粒子、および／またはイオン、および／または分子種、および／または原子種のあらゆる組み合わせであってもよい。前記粒子は、一般的に、前記表面を通って前記表面の表面下にある選択深度まで入り込むために、十分な運動エネルギーを有する。
【０１０８】
一例として、シリコンウエーハへの注入種として水素を用いた場合、前記注入プロセスは、特定の設定条件を用いて実行される。注入量は、約１０１５ないし約１０１８原子／ｃｍ２の範囲にあり、１０１６原子／ｃｍ２以上であると好ましい。注入エネルギーは、約１ＫｅＶないし約１ＭｅＶの範囲にあり、一般的には５０ＫｅＶである。注入温度は、約－２０ないし約６００℃の範囲にあり、相当量の水素イオンが、注入されたシリコンウエーハから拡散し、注入損傷およびストレスをアニールする可能性を避けるために、約４００℃以下であると好ましい。前記水素イオンは、凡そ±０．０３ないし±０．０５ミクロンの精度で、前記選択深度までシリコンウエーハ内部に選択的に導入されてもよい。もちろん、用いられるイオンの種類およびプロセス条件は、アプリケーション次第である。
【０１０９】
事実上、前記注入粒子は、前記基板の頂面に平行な平面に沿って、前記選択深度でストレスを加え、または破損エネルギーを減ずる。前記エネルギーは、ある程度、注入種と注入条件に依存する。これらの粒子は、前記選択深度で前記基板の破損エネルギーレベルを減ずる。これにより実現されるのは、注入平面に沿って、前記選択深さで制御される劈開である。注入は、すべての内部の場所での基板のエネルギー状態が、前記基板材料で不可逆的な破損（分離または劈開など）を開始するのに不十分な条件下で生じてもよい。しかしながら、注入は、一般的に、熱アニールまたは速熱アニールなどの以降の熱処理によって典型的には少なくとも部分的に修復される基板で所定量の欠陥（ミクロ欠陥）を促す。もちろん、他に変形、修正、あるいは代替することも可能である。
【０１１０】
図２９を参照すると、本製造方法は、半導体基板の表面部と支持部材基板２９０１を接続する（２９００）。ある特定の実施例では、前記支持部材基板は、適切な材料で作られてもよい。好ましい実施例では、前記支持部材は、材料層と同様な材料で作れられてもよく、前記材料層は、熱的および構造的特性に適合するために、十分な結晶性を備える。つまり、前記支持部材は、ある特定の実施例に係る単一のシリコンウエーハ、エピタキシャルウエーハまたは層転写シリコン（絶縁基板上の層転写シリコンなど）のようなシリコンウエーハで作られてもよい。もう一つの実施例では、前記支持部材は、多層、複合材料などから形成されてもよい。さらに、前記支持部材は、ある特定の実施例に係るこれらのあらゆる組み合わせを含む誘電材（ガラス、石英など）または金属材料などから形成されてもよい。もちろん、他に変形、修正、あるいは代替することも可能である。
【０１１１】
図示されるように、前記支持部材は、表面部２９０３、底部２９０５、および所定の層２９０７を有する。好ましい実施例では、前記支持部材の表面部は、接着可能であるが脱色可能でもある材料で特徴付けられる。好ましい実施例では、前記表面部は、低い表面粗さであるが、表面材料粗さにより高度に上面を覆う表面材料によって特徴付けられ、前記表面材料は、接着を容易にするが、他の条件下では脱着可能である。ある特定の実施例では、「低い」という用語は、ここに記述される望ましい機能を発揮するために、本技術分野における通常の技術の１つと一致する意味で解釈されるべきである。さらにもう一つの実施例では、前記表面部は、表面粗さによって特徴付けられ、前記表面粗さは、接着を容易にするが、他の条件下では脱着可能である。ある特定の実施例では、前記表面粗さは、シリコン支持部材の上を覆う酸化物材料に備えられる。前記酸化物材料は、約３オングストローム自乗平均ないし約１００オングストローム自乗平均の範囲にある表面粗さを有する。これらのおよび他の粗さ部分は、１０ミクロンを単位として、約１０ミクロンの測定領域を備えた原子間力顕微鏡（ＡＦＭ）を用いて測定されたものとして理解される。さらにもう一つの実施例では、前記シリコン表面粗さは、上述した範囲にあってもよく、一方、前記酸化物表面は、より完全な接着表面を実現して、平滑表面となっている。もちろん、他に変形、修正、あるいは代替することも可能である。
【０１１２】
もう一つの実施例では、前記表面粗さは、多孔性材料によって形成されてもよい。一例として、前記多孔性材料は、多孔性であり約１０ないし１０００ｎｍ以下の平均孔サイズを有するシリコンであってもよい。他の種類の多孔性材料が用いられてもよい。さらに他の実施例では、前記脱着可能な材料が、接着層であってもよく、前記接着層は、脱着可能な材料、または接着を容易にするが脱着可能である固有のおよび／または空間的な特徴を有する他の種類の材料である。もう一つの脱着可能な材料は、剥離層内部の相変化または材料変化によって、エピタキシャル成長プロセスステップ間のような高温プロセスが接着エネルギーを減ずることができ、これにより、低温相転写が生じるのを許容し、さらに、前記支持部材の次のエピタキシャル（ｐｏｓｔ－ｅｐｉｔａｘｉａｌ）な剥離を促す材料であってもよい。ある特定の実施例では、前記支持部材の表面部は、ドナー基板２００に備えられる表面部２０３で接続または接着されている。同じ参照番号が、この図中でおよびその他で使用されているが、ここでの請求の範囲を限定することを意図したものではない。さらに詳細な接続プロセスまたは接着プロセスは、本明細書、特に以下で詳述される。
【０１１３】
ある特定の実施例では、接着プロセスは、光学プラズマ活性プロセス後に、ドナー基板の表面と支持部材基板とを接続することで実行される。前記光学プラズマ活性プロセスは、用いられる基板に依存する。このようなプラズマ活性プロセスは、基板の表面部を洗浄したり、活性化したりする。一例としてシリコン基板では、前記プラズマ活性プロセスは、例えば、２０℃ないし４０℃の範囲の温度で、窒素含有プラズマを用いて実現されてもよい。好ましくは、前記プラズマ活性プロセスは、カリフォルニア州サンノゼにあるシリコン・ジェネシス社（Ｓｉｌｉｃｏｎ ＧｅｎｅｓｉｓＣｏｒｐｏｒａｔｉｏｎ）で製造された２周波共用プラズマ活性化装置で実行される。もちろん、他に変形、修正、あるいは代替することも可能であり、これらは本明細書外に記載されたものと同様に、ここに記載される。
【０１１４】
これらの基板のそれぞれは、図３０に示すように、好ましい実施例に係る結合基板構造４００を形成するために、互いに接着される。図示されるように、前記ドナー基板は、前記支持部材基板に接着される。前記基板は、エレクトロニック・ヴィジョン・グループ（Ｅｌｅｃｔｌｏｎｉｃ ＶｉｓｉｏｎＧｒｏｕｐ）によって製造されたＥＶＧ８５０ボンディング工具または直径２００ｍｍまたは３００ｍｍのウエーハのような基板サイズのための他の同様なプロセスを用いて接着されてもよい。カール・サス（ＫａｒｌＳｕｓｓ）によって製造されたような他の種類の工具が用いられてもよい。もちろん、他に変形、修正、あるいは代替することも可能である。好ましくは、前記支持部材基板と前記ドナー基板の間の接着は、一時的であるが１または複数の高温プロセスのステップを実行する間では信頼性が十分に高く、さらに以下で記述される後続のステップの間に取り外されてもよい。つまり、前記接着は一時的なものであり、取り外しできる。もちろん、他に変形、修正、あるいは代替することも可能である。
【０１１５】
接着後には、前記接着基板構造は、特定の実施例に従って第１の熱処理に曝される。前記第１の熱処理は、ある特定の実施例において、前記処理基板に結合されるサーマルプレートのような発熱体を用いた加熱処理であってもよい。もう一つの実施例では、前記第１の熱処理は、ドナー基板に結合されるサーマルプレートのような発熱体を用いた加熱処理であってもよい。前記第１の熱処理は、前記ドナー基板の層の一部と前記処理基板の一部を通して、温度勾配を提供する。加えて、前記第１の熱処理は、所定の温度で所定時間、前記接着基板構造を保持する。好ましい実施例に従えば、温度は、シリコンドナー基板および前記支持部材基板に対して互いを接着するために、約２００または２５０℃から約４００℃の範囲にあれば好ましく、約１時間程度約３５０℃であればより好ましい。ある特定の実施例によれば、他に変形、修正、あるいは代替することも可能である。
【０１１６】
ある特定の実施例では、前記両基板は、低温熱ステップを用いて共に接続されたり、融着されたりする。低温熱処理プロセスは、一般的に、前記注入粒子が、前記材料部に過度のストレスを及ぼさないことを保証し、前記材料部は、非制御な劈開活動を生じる。ある特定の実施例では、前記低温接着プロセスは、自己接着プロセスによって生じる。あるいは、種々の他の低温技術が、前記ドナー基板表面部を前記支持部材基板に接続するために用いられてもよい。例えば、２つの基板を共に接続するために、静電接着技術が用いられてもよい。特に、一方のまたは双方の基板表面が、他方の基板表面に引き付けられるように変化する。加えて、前記ドナー基板は、種々の他の公知技術で前記支持部材基板に融着されてもよい。もちろん、用いられる他の技術は、アプリケーション次第である。
【０１１７】
図３１を参照すると、本製造方法は、前記第１の半導体材料層が、前記支持部材基板に接続されたまま、前記ドナー基板から第１の半導体材料層を除去するために（３１０３）、選択された劈開平面の一部に供給されるエネルギー３１０１を用いて、劈開プロセスを開始する工程を有する。ある特定の実施例によれば、任意の他の変形例があってもよい。例えば、前記劈開プロセスは、前記材料厚さが前記支持部材基板に接続されたまま、ドナーから前記材料厚さを選択的に除去するために、劈開正面を伝播する工程を用いた制御された劈開プロセスであってもよい。また、もう一つの劈開技術が用いられてもよい。このような技術が包含するのは、カリフォルニア州サンノゼにあるシリコン・ジェネシス・コーポレーション（Ｓｉｌｉｃｏｎ ＧｅｎｅｓｉｓＣｏｒｐｏｒａｔｉｏｎ）のナノ劈開（Ｎａｎｏｃｌｅａｖｅ（商標名））プロセスと呼ばれる技術、フランスのソイテック・エスエー（ＳｏｉｔｅｃＳＡ）のスマートカット（ＳｍａｒｔＣｕｔ（商標名））プロセスによって用いられるような熱放出、日本の東京にあるキャノン株式会社のエルトラン（Ｅｌｔｒａｎ（商標名））プロセスによって用いられるような多孔性シリコン劈開層、および同様なプロセスなどであるが、これに限定されるものではない。そして、本製造方法は、ある特定の実施例に係る前記支持部材基板に第１の材料層を備えるドナー基板の残存部を除去する。前記ドナー基板３１０５の残存部は、好ましい実施例に従って、もう一つのドナー基板として用いられてもよい。
【０１１８】
図３２に示すように、本製造方法は、生成接着構造３２００を備える。前記生成接着構造は、半導体材料の上を覆う層を有する。ある特定の実施例では、本製造方法は、後続の処理のために半導体材料層と半導体支持部材の間で実質的に永続する接着を形成するために、前記生成接着構造を接着プロセスに適用するが、前記実質的に永続する接着は脱着可能でもある。好ましい実施例では、前記接着プロセスは、熱処理を含む。前記熱処理は、適切な速熱プロセス、レーザー照射を用いた速熱プロセスなどであってもよい。ある特定の実施例では、前記熱処理は、光源（単色ランプ、フラッシュランプなど）を用いて、前記生成接着構造に放射線を照射する工程を有する。もちろん、他に変形、修正、あるいは代替することも可能である。
【０１１９】
図３２に示すように、本製造方法は、表面準備プロセス３２０１にも前記生成接着構造を適用する。このような表面準備プロセスは、プラズマ活性またはプラズマ洗浄、エッチングステップ、研磨ステップ、任意の実施例における組み合わせを含んでもよい。ある特定の実施例では、前記表面準備は、蒸着および／または形成プロセスを用いた層転写材料の厚膜化に所望の表面特性をもたらす。例えば、次の劈開表面が、エピタキシャルフィルム品質を最適化および／または改良するために除去されるべき多少の欠陥材料を伴った特定の粒度の層を有してもよい。もちろん、他に変形、修正、あるいは代替することも可能である。
【０１２０】
図３３を参照すると、本製造方法は、全材料層３３００を形成するために、第１の半導体材料層の上を覆う厚い表面層を形成する工程を有する。ある特定の実施例では、前記厚い表面層は、エピタキシャルプロセスおよび／または他の蒸着プロセスを用いて形成されてもよい。これらのプロセスは、プラズマ強化ＣＶＤ（ＰＥＣＶＤ）、熱ＣＶＤ、光触媒ＣＶＤ、グロー放電ＣＶＤ、熱線／触媒ＣＶＤなどを含んでいてもよい。これらのプロセスは、直接的にまたは特定の実施例に係るアニールのような他のステップとの組み合わせのいずれかで、適切な単結晶シリコンまたは同様な材料を形成してもよい。一例を挙げれば、前記材料は、単結晶シリコン、アモルファスシリコン、多結晶シリコン、ゲルマニウムおよびシリコン－ゲルマニウム合金であってもよい。例えば、アモルファスシリコンで都合よく実現されるのは、テンプレートとして上面を覆うシリコン材料の転写層を用いた単結晶シリコンの固相エピタキシャル成長である。シリコン材料の蒸着の効率を向上できるもう一つの方法は、テンプレートとしてシリコン材料の転写層の上を覆う単結晶シリコンを生じさせるために、熱的に処理されるシリコンナノ粒子（好都合にはアモルファスシリコン）を用いて表面をスプレーしたり、コートしたりすることである。この方法は、乾燥または後続のプロセスの間に除去される液体を用いる工程に適用されてもよい。多結晶シリコンおよび他の材料は、レーザーアニール、瞬時の熱処理などの適正な処理を用いた速熱アニール液相ステップを通して、単結晶の再成長を許容してもよい。ＰＥＣＶＤまたは熱ＣＶＤのような他のエピタキシャルプロセスは、直接的に層転写シリコンフィルムの上に単結晶シリコンを成長させるのに用いられてもよい。ある特定の実施例では、シリコンの転写層を含む厚い表面は、約５０μｍから約２００μｍの範囲にあってもよい。他の実施例では、厚材は、本願と同一出願人による米国仮特許出願番号６０／８２２，４７３（米国代理人事件整理番号１８４１９－０２１６００ＵＳ）に記載されるようなトリシラン種を用いて調成されてもよく、全ての目的において参照されて、ここに包含される。もちろん、他に変形、修正、あるいは代替することも可能である。
【０１２１】
ある特定の実施例では、前記転写材料は、厚材層を形成するためにアモルファスシリコン層を用いて厚くされる。ある特定の実施例では、前記アモルファスシリコン層は、ナノ粒子（アモルファスシリコン、結晶シリコン、ポリシリコン、またはこれらの組み合わせ）のアプリケーションを用いて蒸着され、前記ナノ粒子は、厚材のシートの形成を促すために熱処理に曝される。あるいは、ある特定の実施例に従って、前記アモルファスシリコン層は、物理蒸着または化学蒸着（プラズマ強化など）を用いて低温で形成されてもよい。ある特定の実施例では、蒸着されるアモルファスシリコン層は、結晶性シリコンを形成するために、８００℃以上の温度で保持されてもよい。前記厚材は、脱着可能な材料と同等な所望の熱膨張係数を有すると好ましい。もう１つの特定の実施例では、前記転写材料は、シランまたはＳｉＣｌ４、ジクロロシラン、またはトリクロロシランのようなクロロシラン種、または適切な組み合わせなどを用いた高温ＣＶＤによって厚くされる。もちろん、他に変形、修正、あるいは代替することも可能である。
【０１２２】
図３４に示すように、本実施例によれば、全材料層３４０５の第１の部分は、表面で処理される第１の光電子セルを少なくとも１つ形成するために不純物に曝されてもよい。ある特定の実施例では、前記不純物は、厚膜化ステップの間に、原位置（ｉｎ－ｓｉｔｕ）ドープされ、拡散および／またはイオンビーム、プラズマ浸漬注入または従来の注入技術を用いて注入されてもよい。少なくとも１つの第１の光電子セルは、特定の実施例に従ってｐｎ接合または多重ｐｎ接合をもたらすために、Ｐ型およびＮ型不純物のような不純物領域からなる。もちろん、他に変形、修正、あるいは代替することも可能である。
【０１２３】
図３４に示すように、本製造方法は、表面で形成される第１の光電子セルを少なくとも１つ有する第１の厚材層の一部の上を覆って第１の接触層３４０１を形成する。前記第１の接触層は、ＩＴＯなどのような適切な透明導電性材料から作られてもよい。また、他の材料が用いられてもよい。好ましい実施例では、前記接触層は、第１の光電子セルのそれぞれに結合する複数の電極を形成するために、パターン化される。前記光電子セルが反対側から照らされることになっている場合、前記接触は、透過に対して不透明であってもよく、セルを通過する復路を許容することによって、光収集効率を最大にし、および／または改善するのを容易にするために、高反射性であると好ましい。さらに効率を最適化するために、前記表面を織布状に形成することも、より全体に渡る光吸収および転換を備える多重内部反射を促して前記セル内部で前記光を反射性からランバート（Ｌａｍｂｅｒｔｉａｎ）に変換することによってよく知られている。もちろん、他に変形、修正、あるいは代替することも可能である。
【０１２４】
特定の実施例では、本製造方法は、図３５に示すような第１の光電子セルを含むパターン化された接触層の上を覆う表面部３５０３を有する第１の平坦誘電層３５０１も形成する。前記誘電層は、ＣＶＤプロセスなどを用いて蒸着される二酸化ケイ素のような材料を含んでもよい。ある特定の実施例では、前記誘電層は、電磁放射が前記誘電層（複数でも可）を通過するために、実質的に光学的に透明である。もちろん、他に変形、修正、あるいは代替することも可能である。
【０１２５】
図３６に示すように、本製造方法は、キャリア部材３６０１を第１の誘電層の表面部に付着する工程を有する。前記キャリア部材は、ある特定の実施例において、ガラス、石英、ポリマーまたはプラスチック材料のような材料から作られてもよい。ある特定の実施例では、前記キャリア部材は、永続的に付着しており、光電子材料用パッケージの一部として用いられてもよい。あるいは、もう１つのある特定の実施例に従って、前記キャリア部材は、一時的なものであり、脱着可能であってもよい。もちろん、他に変形、修正、あるいは代替することも可能である。
【０１２６】
図３７を参照すると、前記支持部材基板は、ある特定の実施例に係る全材料層の頂部３７０５に曝すために、全材料層から分離されている（３７０３）。ある特定の実施例では、前記支持部材基板は、前記支持部材基板の層を通って、前記表面部の一部に対して前記支持部材基板の底部から伸びる開口部を有してもよい。前記開口部は、液体、気体、不活性ガスなどの流体の駆動源に結合されてもよい。もちろん、他に変形、修正、あるいは代替することも可能である。
【０１２７】
ある特定の実施例では、前記流体の駆動源は、前記底部と前記表面部の一部の間の開口部の中で圧力勾配が生じ得るのに適している。つまり、前記圧力勾配は、前記支持部材基板から全材料層を除去することを容易にする。一例を挙げれば、前記圧力勾配は、液体、気体、蒸気またはこれらの組み合わせのような流体によって実現されてもよい。好ましい実施例では、除去ステップは、全材料層の除去を促すエッチング流体の注入を有する。つまり、前記流体は、前記支持部材基板から前記全材料層を除去するために、機械的および／または化学的な影響を及ぼすことができる。同時に作用する機械的な分離力を用いて新たな流体を剥離層に補充するためのエッチング流体の周期的なポンピングと共同して、前記全材料層は、前記支持部材基板から完全に分離されてもよい。本実施例によれば、前記開口部は単一のまたは複数の開口であってもよく、前記開口は、形状および構造に関して機械的である。複数の開口を用いた実施例では、前記流体は、ある特定の実施例に係る空間的に分散してアレイ、円形または他の対称的な形状に形成された複数の開口を通して供給されてもよい。このような空間的な分散は、前記全材料層の除去を均一にするのを容易にでき、前記全材料層は、ある特定の実施例に従って、切り離される。好ましい実施例では、前記支持部材基板は、除去された後に、支持部材基板として再使用される。あるいは、前記支持部材基板は、機械的な仕掛けを含んでもよく、前記機械的な仕掛けは、ある特定の実施例において、上面を覆う材料のフィルムの除去を容易にする。このような実施例では、前記機械的な仕掛けは、１または複数のピン、エジェクタなどを含んでもよい。もちろん、他に変形、修正、あるいは代替することも可能である。
【０１２８】
ある特定の実施例では、本製造方法は、全材料層に、少なくとも第２の処理された光電子セル表面を形成する。図示されるように、露出された全材料層の頂部３７０５は、少なくとも第２光電子セル表面を形成するために、不純物に曝される。ある特定の実施例では、前記不純物は、厚膜ステップの間に原位置（ｉｎ－ｓｉｔｕ）ドープされ、拡散され、および／または、イオンビーム、プラズマ浸漬注入または従来の注入技術を用いて注入されてもよい。光電効果を実現するために、ヘテロ接合が、形成されてもよい。単結晶／アモルファスシリコンのヘテロ接合は、一例に過ぎない。シリコン－ゲルマニウム／シリコンのヘテロ構造の二重接合セルが、電気エネルギーの転換効率に対して光全体を強化するために、多重バンドギャップのサブセルを接続するもう１つのより洗練された光電子セルの例である。生成光電子セルは、ある特定の実施例に係るＰ型およびＮ型不純物に対する不純物領域を含んでもよい。もちろん、他に変形、修正、あるいは代替することも可能である。
【０１２９】
ある特定の実施例では、本製造方法は、全材料層の底表面の上を覆う第２の接触層３８０１を蒸着する工程を有し、前記底表面は、図３８に示すように、そこで形成される第２の光電子セル表面を少なくとも１つ有する。前記第２の接触層は、ＩＴＯなどのような適切な透明導電性材料から作られてもよい。セルの幾何学的配置に依存して、高反射材料のような他の材料が用いられてもよい。好ましい実施例では、前記第２の接触層は、第２の光電子セルのそれぞれに結合する複数の第２の電極を形成するために、パターン化される。ある特定の実施例では、本製造方法は、第２の光電子セルを含む第２の接触層の上を覆う表面部３８０５を有する第２の平坦誘電層１２０３も形成する。前記第２の誘電層は、ＣＶＤプロセスなどを用いて蒸着された二酸化ケイ素のような材料を含んでもよい。もちろん、他に変形、修正、あるいは代替することも可能である。
【０１３０】
また、図３８では、本発明の実施例に係る光電子装置３８００の一例の概略図が示されている。本概略図は、一例に過ぎず、ここでの請求の範囲を不当に制限するものではない。本技術分野における通常の技術の１つによって、多くの変形、修正および代替が認識されるであろう。図示されるように、前記光電子装置は、第１の表面部に形成される少なくとも第１の光電子セル表面と半導体層の第２の表面部に少なくとも第２の光電子セル表面を含む。前記半導体層は、層転写プロセスを用いて形成されると好ましい。このような層転写プロセスは、本明細書および他の文書に記述されている。第１の接触層は、前記第１の光電子セルのそれぞれに結合される複数の第１の電極を備えるために、前記第１の光電子セル表面の上を覆う。第２の接触層は、前記第２の光電子セルのそれぞれに結合される複数の第２の電極を備えるために、前記第２の半導体層表面部で前記第２の光電子セル表面の上を覆う。図示されるように、前記光電子装置は、ガラス、石英、ポリマーまたはプラスチックのような好適な透明材料から製造される少なくとも第１のキャリア素子に付着される。もちろん、他に変形、修正、あるいは代替することも可能である。
【０１３１】
上述の一連のステップは、本発明の実施例に従って半導体基板で光電子セルを製造する方法を提供する。図示されるように、本製造方法は、更なる処理のために、ソーラーモジュールに光電子セルを形成する方法を含むステップの組み合わせを用いる。ある特定の実施例では、支持部材基板は、半導体材料層に対して、脱着可能な材料を備える。前記支持部材は、プロセスを通して、全半導体材料層の上に残存する薄い基板であると好ましい。前記支持部材は、ある特定の実施例では、再使用できる。ドナー基板は、ある特定の実施例に係る半導体材料層が、支持部材などのもう一方の基板構造に転写される間に、選択的に除去および／または劈開されてもよい。複数のステップが追加されたり、１または複数のステップが除去されたり、１または複数のステップが異なるシーケンスに備えられたりして、他の代替例が、請求の範囲から逸脱することなく実現されてもよい。本発明の他の実施例は、本明細書、特に以下で詳述される。
【０１３２】
図３９は、本発明のもう一つの実施例に係るソーラーモジュール用の太陽電池を製造する方法３９００を例証する概略図である。本製造方法は、以下に要約される。
（１）表面部、底部、および材料の所定の層を有する半導体基板を形成する（ステップ３９０１）。前記半導体基板は、シリコン、ゲルマニウム、シリコン－ゲルマニウム合金、ヒ化ガリウム、あらゆるＩＩＩ／Ｖ材料などであってもよい。
（２）第１のシリコン材料層を定めるために（ステップ３９０５）、劈開平面を形成する（複数の粒子、蒸着物質、またはこれらのあらゆる組み合わせなどを含む（ステップ３９０３）。
（３）第１の材料層をシリコン支持部材の上を覆う脱着可能な材料に転写する（ステップ３９０７）。
（４）前記脱着可能な材料の上を覆う全材料層を形成するために、前記第１の材料層の上を覆う第２の材料層を形成する（ステップ３９０９）。
（５）前記全材料層を除去する（ステップ３９１１）。
（６）前記全材料層の一部に光電子セル表面を形成する（ステップ３９１３）。
（７）光電子セルを含む前記全材料層をキャリア部材に付着する（ステップ３９１５）。（８）他のプロセスを実行する（ステップ３９１７）。
（９）ソーラーモジュールを形成する（ステップ３９１９）。
（１０）終了。
【０１３３】
上述の一連のステップは、本発明の実施例に係る半導体基板上で光電子セルを製造する方法を実現する。図示されるように、本製造方法は、更なる処理のために、ソーラーモジュールに光電子セルを形成する方法を含むステップの組み合わせを用いる。ある特定の実施例では、半導体基板は、半導体材料層を備える。加えて、支持部材基板は、プロセスを通して全半導体材料層に残存する薄い基板を備える。前記支持部材基板は、ある特定の実施例では、再使用できる。全半導体材料層が、ある特定の実施例に係る支持部材基板などのもう一方の基板構造に転写される間に、ドナー基板は、選択的に除去および／または劈開されてもよい。複数のステップが追加されたり、１または複数のステップが除去されたり、１または複数のステップが異なるシーケンスに備えられたりして、他の代替例が、請求の範囲から逸脱することなく実現されてもよい。本発明の製造方法のさらなる詳細は、本明細書、特に以下で詳述される。
【０１３４】
図４０ないし図４８は、本発明のもう一つの実施例に係る層転写基板上でソーラーモジュール用の光電子セルを製造する簡略化された方法を示したものである。これらの図は、一例に過ぎず、ここでの請求の範囲を不当に制限するものではない。本技術分野における通常の技術によれば、他の変形、修正および代替が認識されるであろう。図示されるように、本製造方法は、半導体基板４０００を形成する工程を有する。半導体基板に含まれる例として、シリコン、ゲルマニウム、シリコン－ゲルマニウムのような合金、ヒ化ガリウムのようなＩＩＩ／Ｖ材料などが挙げられる。本実施例によれば、前記半導体基板は、単一材料または種々の材料の組み合わせから作られてもよい。もちろん、他に変形、修正、あるいは代替することも可能である。
【０１３５】
ある特定の実施例では、前記半導体基板は、図４０に示すように、第１の半導体材料層４００１および表面部４００３を含む。好ましい実施例では、前記半導体基板は、劈開平面４００５も含み、前記劈開平面は、半導体材料層を定める。前記第１の半導体材料層は、複数の粒子、蒸着材料またはこれらのあらゆる組み合わせなどを含んでもよい。ある特定の実施例では、前記第１の半導体材料層は、結晶性シリコン（単結晶シリコンなど）であり、前記結晶性シリコンは、上面を覆うエピタキシャルシリコン層を含んでもよい。ある特定の実施例では、シリコン表面部４００３は、二酸化ケイ素などの薄膜の酸化物を有してもよい。もちろん、他に変形、修正、あるいは代替することも可能である。
【０１３６】
本実施例によれば、前記劈開部は、種々の技術を用いて形成されてもよい。つまり、前記劈開部は、注入粒子、蒸着層、拡散物質、パターン領域および他の技術のあらゆる適切な組み合わせを用いて形成されてもよい。ある特定の実施例では、本製造方法は、ドナー基板と呼ばれる半導体基板の上面を介した注入プロセスを用いて、選択深度まで所定のエネルギー粒子を導入し、前記選択深度は、「薄膜」材料と呼ばれる半導体材料部の層を定める。種々の技術が、前記エネルギー粒子をある特定の実施例に係る単結晶シリコンウエーハに注入するのに用いられてもよい。これらの技術は、例えば、アプライド・マテリアル株式会社（ＡｐｐｌｉｅｄＭａｔｅｒｉａｌｓ，Ｉｎｃ）などのような会社から製造されたビーム線イオン注入装置を用いたイオン注入を含む。あるいは、注入が、プラズマ浸漬イオン注入（ＰＩＩＩ）技術、イオンシャワーを用いて起こり、他の質量的および非質量的な特定の技術が、ある特定の実施例に係るより広い表面部に特に有効であってもよい。このような技術の組み合わせが用いられてもよい。もちろん、用いられる技術は、アプリケーション次第である。
【０１３７】
アプリケーションによれば、一般的により小さい質量粒子が、好ましい実施例に係る材料部への損傷の可能性を減ずるように選ばれてもよい。つまり、より小さい粒子は、前記粒子が横切る材料部に実質的に損傷を与えることなく、基板材料を通って選択深度まで容易に移動する。例えば、より小さい粒子（またはエネルギー粒子）は、ほぼ全ての荷電粒子（正または負など）および／または、中性原子または分子、あるいは電子などであってもよい。ある特定の実施例では、前記粒子は、中性粒子および／または、水素のイオンおよびその同位元素のようなイオン、ヘリウムおよびその同位元素、並びにネオンのような希ガスイオン、あるいは本実施例に基づくその他のイオンを含む荷電粒子であってもよい。前記粒子は、水素ガス、水蒸気、メタン、および水素化合物、並びにその他の軽量の原子質量粒子のような化合物から誘導されてもよい。あるいは、前記粒子は、上記粒子および／またはイオンおよび／または分子種および／または原子種のあらゆる組み合わせであってもよい。前記粒子は、一般的に、前記表面を通って前記表面下の選択深度まで貫くための十分な運動エネルギーを有している。
【０１３８】
一例として、シリコンウエーハ内部への注入種として水素を用いる場合、特定の一連の条件を用いることで、注入プロセスが実行される。注入量は、約１０ｅ１５から約１０ｅ１８原子／ｃｍ２の範囲にあり、好ましくは、前記注入量は約１０ｅ１６原子／ｃｍ２以上であるとよい。注入エネルギーは、約１ＫｅＶから約１ＭｅＶの範囲にあり、通常約５０ＫｅＶである。注入温度は、約－２０℃から約６００℃の範囲にあり、相当量の水素イオンが、注入されたシリコンウエーハから拡散し、注入損傷およびストレスをアニールする可能性を避けるために、約４００℃以下であるとよい。前記水素イオンは、前記選択深度に対して約±０．０３ミクロンから±０．０５ミクロンの精度で、前記シリコンウエーハの内部に選択的に導入されてもよい。もちろん、用いられるイオンのタイプとプロセス条件は、アプリケーション次第である。
【０１３９】
前記注入粒子は、前記選択深度での基板の頂面に平行な平面に沿ってストレスを加えたり、破損エネルギーを減じたりすると効果的である。前記エネルギーは、ある程度、注入種および注入条件に依存する。これらの粒子は、前記選択深度で基板の破損エネルギーレベルを減ずる。これにより、前記選択深度で注入面に沿って制御された劈開が考慮される。注入は、全ての内部の場所で基板のエネルギー状態が、基板材料中に不可逆的な破損（分離あるいは劈開など）を開始するのに不十分な条件下で生じてもよい。しかしながら、注入が、概して基板内部である程度の欠陥（マイクロ検出など）を誘発することに留意すべきである。前記欠陥は、典型的には、熱アニールまたは速熱アニールなどの以降の熱処理によって少なくとも部分的に修復される。もちろん、他に変形、修正、または代替することも可能である。
【０１４０】
図４１を参照すると、本製造方法は、半導体基板の表面部を支持部材基板４１０１に接続する（４１００）。ある特定の実施例では、前記支持部材基板は、適切な材料から作られてもよい。好ましい実施例では、前記支持部材は、熱特性と結晶特性が一致するように十分な結晶性を有する材料層と同様な材料から作られてもよい。つまり、前記支持部材基板は、ある特定の実施例に従って、単結晶シリコンウエーハ、エピタキシャルウエーハまたは層転写シリコン（絶縁性基板上にシリコンが転写された層など）のようなシリコンウエーハから作られてもよい。もう一つの実施例として、前記支持部材基板は、多層、複合材料または他の材料から形成されてもよい。加えて、前記支持部材基板は、これらのあらゆる組み合わせを含む誘電材料（ガラスまたは石英など）または金属材料、およびある特定の実施例に係るその他の材料から形成されてもよい。もちろん、他に変形、修正、あるいは代替することも可能である。
【０１４１】
図示されるように、前記支持部材基板は、表面部４１０３、底部４１０５および所定の層４１０７を有する。好ましい実施例では、支持部材の表面部は、接着可能であるが脱着も可能でもある材料によって特徴付けられる。好ましい実施例では、前記表面部は、低い表面粗さであるが、表面材料粗さによって高度に上面を覆う表面材料によって特徴付けられ、前記表面材料は、接着を容易にするが、他の条件下では脱着可能になる。さらにもう一つの実施例では、前記表面部は、表面粗さによって特徴付けられ、前記表面粗さは、接着を容易にするが、他の条件下では脱着可能になる。ある特定の実施例では、前記表面粗さは、シリコン支持部材の上を覆う酸化物材料に形成される。前記酸化物材料は、約３オングストローム自乗平均ないし約１００オングストローム自乗平均の範囲にある表面粗さを有する。これらのおよび他の粗さ部分は、１０ミクロンを単位として、約１０ミクロンの測定領域を備えた原子間力顕微鏡（ＡＦＭ）を用いて測定されたものとして理解される。さらにもう一つの実施例では、前記シリコン表面粗さは、上述した範囲にあってもよく、一方、前記酸化物表面は、より完全な接着表面を実現して、平滑表面となっている。もちろん、他に変形、修正あるいは代替することも可能である。
【０１４２】
もう一つの実施例では、前記表面粗さは、多孔性材料によって実現されてもよい。一例として、前記多孔性材料は、多孔性であり約１０ないし１０００ｎｍ以下の平均孔サイズを有するシリコンであってもよい。また、他の種類の多孔性材料が用いられてもよい。さらに他の実施例では、前記脱着可能な材料が、接着層であってもよく、前記接着層は、脱着可能な材料、または接着を容易にするが脱着可能である固有のおよび／または空間的な特徴を有する他の種類の材料である。もう一つの脱着可能な材料は、剥離層内部の相変化または材料変化によって、エピタキシャル成長プロセスステップ間のような高温プロセスが接着エネルギーを減ずることができ、これにより、低温相転写が生じるのを許容し、さらに、前記支持部材の次のエピタキシャル（ｐｏｓｔ－ｅｐｉｔａｘｉａｌ）な剥離を促す材料であってもよい。ある特定の実施例では、前記支持部材の表面部は、ドナー基板に備えられる表面部４００３で接続または接着されている。同じ参照番号が、この図中でおよびその他で使用されているが、ここでの請求の範囲を限定することを意図したものではない。さらに詳細な接続プロセスまたは接着プロセスは、本明細書、特に以下で詳述される。
【０１４３】
ある特定の実施例では、接着プロセスは、光学プラズマ活性プロセス後に、ドナー基板の表面と支持部材基板とを接続することによって実行される。前記光学プラズマ活性プロセスは、用いられる基板に依存する。このようなプラズマ活性プロセスは、基板の表面部を洗浄したり、活性化したりする。一例としてシリコン基板では、前記プラズマ活性プロセスは、例えば、２０℃ないし４０℃の範囲の温度で、窒素含有プラズマを用いて実現されてもよい。好ましくは、前記プラズマ活性プロセスは、カリフォルニア州サンノゼにあるシリコン・ジェネシス社で製造される２周波共用プラズマ活性化装置で実行される。もちろん、他に変形、修正、あるいは代替することも可能であり、これらは本明細書外に記載されたものと同様に、ここに記載される。
【０１４４】
これらの基板のそれぞれは、好ましい実施例に従って、図４２に示すような結合基板構造４００を形成するために、互いに接着される。図示されるように、前記ドナー基板は、前記支持部材基板に接着される。前記基板は、エレクトロニック・ヴィジョン・グループ（Ｅｌｅｃｔｒｏｎｉｃ ＶｉｓｉｏｎＧｒｏｕｐ）によって製造されたＥＶＧ８５０ボンディング工具または直径２００ｍｍまたは３００ｍｍのウエーハのような基板サイズのための他の同様なプロセスを用いて接着されるのが好ましい。また、カール・サス（ＫａｒｌＳｕｓｓ）によって製造されるような他の種類の工具が用いられてもよい。もちろん、他に変形、修正、あるいは代替することも可能である。好ましくは、前記支持部材基板と前記ドナー基板の間の接着は、一時的であるが１または複数の高温プロセスのステップを実行する間では信頼性が十分に高く、以下で詳述される後続のステップの間に取り外されてもよい。つまり、前記接着は一時的なものであり、取り外しできる。もちろん、他に変形、修正、あるいは代替することも可能である。
【０１４５】
接着後には、接着基板構造は、ある特定の実施例に係る第１の熱処理に曝される。前記第１の熱処理は、ある特定の実施例において、前記処理基板に結合されるサーマルプレートのような発熱体を用いた加熱処理であってもよい。もう一つの実施例では、前記第１の熱処理は、ドナー基板に結合されるサーマルプレートのような発熱体を用いた加熱処理であってもよい。前記第１の熱処理は、前記ドナー基板の層の一部と前記処理基板の一部を通して、温度勾配を提供する。加えて、前記第１の熱処理は、所定の温度で所定時間、接着基板構造を保持する。温度は、シリコンドナー基板および前記支持部材基板に対して互いを接着するために、約２００または２５０℃から約４００℃の範囲にあれば好ましく、約１時間程度約３５０℃であればより好ましい。ある特定の実施例によれば、他に変形、修正、あるいは代替することも可能である。
【０１４６】
ある特定の実施例では、前記両基板は、低温熱ステップを用いて共に接続されたり、融着されたりする。低温熱処理プロセスは、一般的に、前記注入粒子が、前記材料部に過度のストレスを及ぼさないことを保証し、前記材料部は、非制御な劈開活動を生じる。ある特定の実施例では、前記低温接着プロセスは、自己接着プロセスによって生じる。
【０１４７】
あるいは、種々の他の低温技術が、前記ドナー基板表面部を前記支持部材基板に接続するために用いられてもよい。例えば、２つの基板を共に接続するために、静電接着技術が用いられてもよい。特に、一方のまたは双方の基板表面が、他方の基板表面に引き付けられるように変化する。加えて、前記ドナー基板は、種々の他の公知技術で前記支持部材基板に融着されてもよい。もちろん、用いられる他の技術は、アプリケーション次第である。
【０１４８】
図４３を参照すると、本製造方法は、前記第１の半導体材料層が、前記支持部材基板に接続されたまま、前記ドナー基板から第１の半導体材料層を分離するために、選択された劈開平面の一部に供給されるエネルギー４３０１を用いて、劈開プロセスを開始する工程を有する。ある特定の実施例によれば、任意の他の変形例があってもよい。例えば、前記劈開プロセスは、前記材料層が前記支持部材基板に接続されたまま、ドナーから前記材料層を選択的に取り除くために、劈開正面を伝播する工程を用いた制御された劈開プロセスであってもよい。また、もう一つの劈開技術が用いられてもよい。このような技術が包含するのは、カリフォルニア州サンノゼにあるシリコン・ジェネシス・コーポレーション（Ｓｉｌｉｃｏｎ ＧｅｎｅｓｉｓＣｏｒｐｏｒａｔｉｏｎのナノ劈開（Ｎａｎｏｃｌｅａｖｅ（商標名））プロセスと呼ばれる技術、フランスのソイテック・エスエー（ＳｏｉｔｅｃＳＡ）のスマートカット（ＳｍａｒｔＣｕｔ（商標名））プロセスによって用いられるような熱放出、日本の東京にあるキャノン株式会社のエルトラン（Ｅｌｔｒａｎ（商標名））プロセスによって用いられるような多孔性シリコン劈開層、および同様なプロセスなどであるが、これに限定されるものではない。そして、本製造方法は、ある特定の実施例に係る前記支持部材基板に第１の材料層を備えるドナー基板の残存部４３０５を除去する（４３０３）。前記ドナー基板の残存部は、好ましい実施例に係るもう一つのドナー基板として用いられてもよい。
【０１４９】
図４４に示されるように、本製造方法は、生成接着構造を表面準備プロセス４４０１にも適用する。このような表面準備プロセスは、プラズマ活性、プラズマ洗浄またはさらなるプロセスのための組み合わせを含んでもよい。もちろん、他に変形、修正、あるいは代替することも可能である。
【０１５０】
図４５を参照すると、本製造方法は、全材料層３３００を形成するために、第１の半導体材料層の上を覆う厚い表面層を形成する工程を有する。ある特定の実施例では、前記厚い表面層は、エピタキシャルプロセスおよび／または他の蒸着プロセスを用いて形成されてもよい。これらのプロセスは、プラズマ強化ＣＶＤ（ＰＥＣＶＤ）、熱ＣＶＤ、光触媒ＣＶＤ、グロー放電ＣＶＤ、熱線／触媒ＣＶＤなどを含んでいてもよい。これらのプロセスは、直接的にまたはある特定の実施例に従ってアニールのような他のステップとの組み合わせのいずれかで、適切な単結晶シリコンまたは同様な材料を形成してもよい。一例を挙げれば、前記材料は、単結晶シリコン、アモルファスシリコン、多結晶シリコン、ゲルマニウムおよびシリコン－ゲルマニウム合金であってもよい。例えば、アモルファスシリコンで都合よく実現されるのは、テンプレートとして上面を覆うシリコン材料の転写層を用いた単結晶シリコンの固相エピタキシャル成長である。シリコン材料の蒸着効率を向上できるもう一つの方法は、テンプレートとしてシリコン材料の転写層の上を覆う単結晶シリコンを生じさせるために、熱的に処理されるシリコンナノ粒子（好都合にはアモルファスシリコン）を伴った表面をスプレーしたり、コートしたりすることである。この方法は、乾燥または後続のプロセスの間に除去される液体を用いる工程に適用されてもよい。多結晶シリコンおよび他の材料は、レーザーアニール、瞬時の熱処理などの適正な処理を用いた速熱アニール液相ステップを通して、単結晶の再成長を許容してもよい。ＰＥＣＶＤまたは熱ＣＶＤのような他のエピタキシャルプロセスは、直接的に層転写シリコンフィルムの上に単結晶シリコンを成長させるのに用いられてもよい。ある特定の実施例では、シリコンの転写層を含む厚い表面層は、約５０μｍから約２００μｍの範囲にあってもよい。他の実施例では、厚材は、本願と同一出願人による米国仮特許出願番号６０／８２２，４７３（米国代理人事件整理番号１８４１９－０２１６００ＵＳ）に記載されるようなトリシラン種を用いて調成されてもよく、全ての目的において参照されて、ここに包含される。もちろん、他に変形、修正、あるいは代替することも可能である。
【０１５１】
ある特定の実施例では、前記転写材料は、アモルファスシリコン層を用いて厚くされる。ある特定の実施例では、前記アモルファスシリコン層は、ナノ粒子（アモルファスシリコン、結晶シリコン、ポリシリコン、またはこれらの組み合わせ）のアプリケーションを用いて蒸着され、前記ナノ粒子は、厚材のシートの形成を促すために熱処理に曝される。あるいは、ある特定の実施例に従って、前記アモルファスシリコン層は、物理蒸着または化学蒸着（プラズマ強化など）を用いて低温で形成されてもよい。ある特定の実施例では、蒸着されるアモルファスシリコン層は、結晶性シリコンを形成するために、８００℃以上の温度で保持されてもよい。もう１つのある特定の実施例では、前記転写材料は、シランまたはＳｉＣｌ４、ジクロロシラン、またはトリクロロシランのようなクロロシラン種、または適切な組み合わせなどを用いた高温ＣＶＤによって厚くされる。前記全材料層は、前記支持部材基板材料と同等な所望の熱膨張係数を有すると好ましい。
【０１５２】
図４６を参照すると、本製造方法は、前記支持部材基板から前記全材料層を分離する工程を有する。ある特定の実施例では、前記支持部材基板は、前記支持部材基板の底部から前記支持部材基板層を通って、前記表面部の一部まで伸びる開口部を含んでもよい。前記開口部は、流体の駆動源と結合されてもよい。前記流体の駆動源は、前記底部と前記表面部の一部の間の開口部の中で圧力勾配が生じ得るのに適している。つまり、前記圧力勾配は、前記支持部材基板からの全材料層の除去を容易にする。一例を挙げると、前記圧力勾配は、液体、気体、蒸気またはこれらの組み合わせのような流体によって実現されてもよい。好ましい実施例では、除去ステップは、全材料層の除去を促すエッチング流体の注入を含む。同時に作用する機械的な分離力を用いて新たな流体を剥離層に補充するためのエッチング流体の周期的なポンピングと共同して、前記全材料層は、前記支持部材基板から完全に分離されてもよい。好ましい実施例では、前記支持部材基板は、除去された後に、支持部材基板として再使用される。あるいは、前記支持部材基板は、機械的な仕掛けを含んでもよく、前記機械的な仕掛けは、ある特定の実施例において、上面を覆う材料フィルムの除去を容易にする。このような実施例では、前記機械的な仕掛けは、１または複数のピン、エジェクタなどを含んでもよい。もちろん、他に変形、修正、あるいは代替することも可能である。
【０１５３】
ある特定の実施例では、前記全材料層は、前記支持部材基板から除去された後に、光電子セルなどの装置製造用の薄型基板として用いられてもよい。図４７に示されるように、全材料層は、第１の表面部４７０１、第２の表面部４７０３および所定の層４７０５を有する。ある特定の実施例では、全材料層における第１の表面部の少なくとも周辺部は、所定の層の内部で第１の光電子セルを少なくとも１つ形成するために、不純物に曝される。ある特定の実施例では、前記不純物は、厚膜ステップの間に原位置（ｉｎ－ｓｉｔｕ）ドープされ、拡散され、および／または、イオンビーム、プラズマ浸漬注入または従来の注入技術を用いて注入されてもよい。光電効果を実現するために、ヘテロ接合が、形成されてもよい。単結晶／アモルファスシリコンのヘテロ接合は、一例に過ぎない。シリコン－ゲルマニウム／シリコンのヘテロ構造の二重接合セルが、電気エネルギーの変換効率に対して光全体を強化するために、多重バンドギャップのサブセルを接続するもう１つのより洗練された光電子セルの例である。生成光電子セルは、特定の実施例に係るｐ－ｎ接合または多重ｐ－ｎ接合をもたらすために、Ｐ型およびＮ型不純物に対する不純物領域からなる。
【０１５４】
図４８を参照すると、本製造方法は、所定の層内部の第１の表面の周辺で形成される第１の光電子セル表面を少なくとも１つ含む第１の厚材層の一部の上を覆う第１の接触層４８０１を形成する工程を有する。接触層は、ＩＴＯ、高反射導体または光電子セルの幾何学的配置に依存する他の適切な材料のような適切な透明導電性材料から作られてもよい。他の材料が用いられてもよい。好ましい実施例では、前記第１の接触層は、前記第１の光電子セルのそれぞれに結合する複数の電極を形成するためにパターン化されている。本製造方法は、前記第１の接触層と少なくとも１つの光電子セルの上を覆う第１の平坦誘電層４８０３を形成する工程を有する。もちろん、他に変形、修正、あるいは代替することも可能である。
【０１５５】
好ましい実施例では、前記第２の表面部は、前記所定の層内部で第２の光電子セルを少なくとも１つ形成するために、不純物に曝される。ある特定の実施例では、前記不純物は、厚膜ステップの間に原位置（ｉｎ－ｓｉｔｕ）ドープされ、拡散され、および／または、イオンビーム、プラズマ浸漬注入、または従来の注入技術で注入されてもよい。前記第２の光電子セル表面は、ある特定の実施例に係るｐｎ接合または多重ｐｎ接合をもたらすために、Ｐ型およびＮ型不純物の不純物領域からなる。
【０１５６】
図４９を参照すると、本製造方法は、前記第２の表面部の上を覆う第２の接触層４９０１を形成する工程を有する。前記第２の接触層は、ＩＴＯ、高反射導体または光電子セルの幾何学的配置に依存する他の適切な材料のような適切な透明導電性材料から作られてもよい。また、他の材料が用いられてもよい。好ましい実施例では、前記第２の接触層は、前記第２の光電子セルのそれぞれに結合する複数の電極を形成するために、パターン化されている。本製造方法は、前記第２の接触層と少なくとも１つの第２の光電子セルの上を覆う表面部４９０５を有する第２の平坦誘電層４９０３を形成する工程も有する。前記第２の誘電層は、ＣＶＤプロセスなどを用いて蒸着された二酸化ケイ素のような材料を含む。ある特定の実施例では、前記第２の誘電層は、前記誘電層（複数でも可）を横切るような電磁放射を許容するために、実質的に光学的に透明である。光電子セル構造４９００の一例が示されている。もちろん、他に変形、修正、あるいは代替することも可能である。
【０１５７】
図５０を参照すると、本製造方法は、本発明の実施例に従って、前記光電子セル構造をキャリア部材５００１に付着する工程を有する。前記キャリア部材は、プラスチック、ガラス（フロートガラスなど）、石英またはアプリケーションに応じてポリマー材料などの適切な材料から作られてもよい。ある特定の実施例では、前記キャリア部材は、永久に攻撃されてもよく、また、光電子セル用のパッケージの一部として用いられてもよい。前記キャリア部材は、一時的なものであってもよく、また、他の実施例に従って取り外されてもよい。もちろん、他に変形、修正、あるいは代替することも可能である。
【０１５８】
上述の一連のステップは、本発明の実施例に係る半導体基板で光電子セルを製造する方法を提供する。図示されるように、本製造方法は、更なる処理のために、ソーラーモジュールに光電子セルを形成する方法を含むステップの組み合わせを用いる。特定の実施例では、支持部材基板は、半導体材料層に、脱着可能な材料を備える。前記支持部材は、プロセスを通して、全半導体材料層の上に残存する薄い基板であると好ましい。前記支持部材は、ある特定の実施例では、再使用できる。ドナー基板は、ある特定の実施例に従って、半導体材料層が、支持部材などのもう一方の基板構造に転写される間に、選択的に除去および／または劈開されてもよい。ステップが追加されたり、１または複数のステップが除去されたり、１または複数のステップが異なるシーケンスに備えられたりして、他の代替例が、請求の範囲から逸脱することなく実現されてもよい。本発明の他の実施例は、本明細書、特に以下で詳述される。
【０１５９】
図５１は、本発明のもう一つの実施例に係るソーラーモジュール用の太陽電池を製造する方法５１００を示している。本製造方法は、以下に要約される。
（１）シリコン、ゲルマニウム、シリコン－ゲルマニウム合金、ヒ化ガリウム、あらゆるＩＩＩ／Ｖ材料などの半導体基板を形成する（ステップ５１０１）。
（２）第１のシリコン材料層を定めるために（ステップ５１０５）、劈開平面を形成する（ステップ５１０３）。
（３）第１の材料層をキャリア部材基板に転写する（ステップ５１０７）。
（４）全材料厚さを形成するために、第１の半導体材料層の上を覆う第２の材料層を形成する（ステップ５１０９）。
（５）前記全材料層の一面に第１の光電子セル表面を少なくとも１つ形成する（ステップ５１１１）。
（６）望ましいように、他のプロセスを実行する（ステップ５１１３）。
（７）終了（ステップ５１１５）。
【０１６０】
上述の一連のステップは、本発明の実施例に係る半導体基板に光電子セルを形成する方法を提供する。図示されるように、本製造方法は、更なるプロセスのために光電子セルをソーラーモジュールに形成する方法を含むステップの組み合わせを用いる。ある特定の実施例では、前記半導体基板は、転写されるために半導体材料層を備える。前記半導体基板は、プロセスを通して全半導体材料層に残存する薄型基板を有するとよい。前記半導体基板は、ある特定の実施例では、再使用される。ドナー基板は、半導体材料層がもう一方の基板構造に転写される間に、選択的に取り除かれ、および／または劈開されてもよい。複数のステップが追加されたり、１または複数のステップが除去されたり、１または複数のステップが異なるシーケンスに備えられたりして、他の代替例が、請求の範囲から逸脱することなく実現されてもよい。本発明の他の実施例は、本明細書、特に以下で詳述される。
【０１６１】
図５２ないし図５８は、本発明の実施例に係る層転写基板に光電子セルを製造する簡略化された方法を示している。これらの図は、一例に過ぎず、ここでの請求の範囲を不当に制限するものではない。本技術分野における通常の技術の１つによれば、他の変形、修正および代替が認識されるであろう。図示されるように、本製造方法は、半導体基板またはドナー基板５２００を形成する工程を有する。半導体基板の例として、シリコン、ゲルマニウム、シリコン－ゲルマニウムのような合金、ヒ化ガリウムのようなＩＩＩ／Ｖ材料などが含まれてもよい。本実施例によれば、前記半導体基板は、単一材料または種々の材料の組み合わせから作られてもよい。もちろん、他に変形、修正、あるいは代替することも可能である。
【０１６２】
ある特定の実施例では、前記半導体基板は、第１の材料層５２０１、表面部５２０３および層５２０７を含む。好ましい実施例では、前記半導体基板は、第１の半導体層を定める劈開平面５２０５も含む。前記第１の材料層は、複数の粒子、蒸着材料、またはこれらのあらゆる組み合わせなどを含んでもよい。ある特定の実施例では、前記第１の半導体材料層は、結晶性シリコン（単結晶シリコンなど）であり、前記結晶性シリコンは、上面を覆うエピタキシャルシリコン層を含む。ある特定の実施例では、シリコン表面部５２０３は、二酸化ケイ素のような酸化物の薄膜を有してもよい。もちろん、他に変形、修正、あるいは代替することも可能である。
【０１６３】
本実施例によれば、前記劈開部は、種々の技術を用いて形成されてもよい。つまり、前記劈開部は、注入粒子、蒸着層、拡散物質、パターン領域および他の技術のあらゆる適切な組み合わせを用いて形成されてもよい。ある特定の実施例では、本製造方法は、注入プロセスを用いて、ドナー基板と呼ばれる前記半導体基板の表面部を通って選択深度まで所定のエネルギー粒子を導入し、前記選択震度は、材料の「薄膜」と呼ばれる前記第１の半導体材料部層を定めてもよい。種々の技術が、ある特定の実施例に従って、前記エネルギー粒子を単結晶シリコンウエーハに注入するのに用いられてもよい。これらの技術は、例えば、アプライド・マテリアル株式会社（ＡｐｐｌｉｅｄＭａｔｅｒｉａｌｓ，Ｉｎｃ）などのような会社から製造されたビーム・ライン・イオン注入装置を用いたイオン注入を含む。あるいは、プラズマ浸漬イオン注入（ＰＩＩＩ）技術、イオンシャワー、他の質量的および非質量的な特定の技術を用いて生じる注入は、ある特定の実施例に係るより広い表面部に特に有効となり得る。このような技術の組み合わせが用いられてもよい。もちろん、用いられる技術は、アプリケーション次第である。
【０１６４】
アプリケーションによれば、一般的により小さい質量粒子が、好ましい実施例に係る材料部への損傷の可能性を減ずるように選ばれてもよい。つまり、より小さい粒子は、前記粒子が横切る材料部に実質的に損傷を与えることなく、基板材料を通って前記選択深度まで容易に移動する。例えば、より小さい粒子（またはエネルギー粒子）は、ほぼ全ての荷電粒子（正または負など）および／または、中性原子または分子、あるいは電子などであってもよい。ある特定の実施例では、前記粒子は、中性粒子および／または、水素のイオンおよびその同位元素のようなイオン、ヘリウムおよびその同位元素、並びにネオンのような希ガスイオン、あるいは本実施例に基づくその他のイオンを含む荷電粒子であってもよい。前記粒子は、水素ガス、水蒸気、メタン、および水素化合物、並びにその他の軽量の原子質量粒子のような化合物から誘導されてもよい。あるいは、前記粒子は、上記粒子および／またはイオンおよび／または分子種および／または原子種のあらゆる組み合わせであってもよい。前記粒子は、一般的に、前記表面を通って前記表面下の選択深度まで貫くための十分な運動エネルギーを有している。
【０１６５】
一例として、シリコンウエーハ内部への注入種として水素を用いる場合、ある特定の一連の条件を用いることで、注入プロセスが実行される。注入量は、約１０ｅ１５から約１０ｅ１８原子／ｃｍ２の範囲にあり、好ましくは、前記注入量は約１０ｅ１６原子／ｃｍ２以上であるとよい。注入エネルギーは、約１ＫｅＶから約１ＭｅＶの範囲にあり、通常約５０ＫｅＶである。注入温度は、約２０℃から約６００℃の範囲にあり、相当量の水素イオンが、注入されたシリコンウエーハから拡散し、注入損傷およびストレスをアニールする可能性を避けるために、約４００℃以下であるとよい。前記水素イオンは、前記選択深度に対して約±０．０３ミクロンから±０．０５ミクロンの精度で、前記シリコンウエーハの内部に選択的に導入されてもよい。もちろん、用いられるイオンの種類とプロセス条件は、アプリケーション次第である。
【０１６６】
前記注入粒子は、前記選択深度で基板の頂面に平行な平面に沿ってストレスを加えたり、破損エネルギーを減じたりすると効果的である。前記エネルギーは、ある程度、注入種および注入条件に依存する。これらの粒子は、前記選択深度で基板の破損エネルギーレベルを減ずる。これにより、前記選択深度で注入面に沿って制御された劈開が実現される。注入は、全ての内部の場所で基板のエネルギー状態が、基板材料中に不可逆的な破損（分離あるいは劈開など）を開始するのに不十分な条件下で生じてもよい。しかしながら、注入が、概して基板内部である程度の欠陥（マイクロ検出など）を誘発することに留意すべきである。前記欠陥は、典型的には、熱アニールまたは速熱アニールなどの以降の熱処理によって少なくとも部分的に修復される。もちろん、他に変形、修正、あるいは代替することも可能である。
【０１６７】
図５３を参照すると、本製造方法は、前記半導体基板の表面部をキャリア部材５３０１に接続する（５３００）。ある特定の実施例では、前記キャリア部材は、ガラス、石英またはフロートガラスのような適切な材料から作られてもよい。もう一つの実施例として、前記キャリア部材は、ポリマー材料またはプラスチック材料から作られてもよい。好ましい実施例では、前記キャリア部材は、６００～７００℃の範囲の温度での安定した構造によって特徴付けられるガラスから作られる。前記キャリア部材は、ある特定の実施例に係る広い面積の基板であってもよい。もちろん、他に変形、修正、あるいは代替することも可能である。
【０１６８】
図示されるように、前記キャリア部材は、表面部５３０３、底部５３０５および所定の層５３０７を有する。好ましい実施例では、前記表面部は、低い表面粗さであるが、表面材料粗さにより高度に上面を覆う表面材料によって特徴付けられ、前記表面材料は、接着を容易にするが、他の条件下では脱着可能になる。さらにもう一つの実施例では、前記表面部は、表面粗さによって特徴付けられ、前記表面粗さは、接着を容易にするが、他の条件下では脱着可能になる。この特定の実施例では、前記表面粗さは、シリコン支持部材の上を覆う酸化物材料に備えられる。前記酸化物材料は、約３オングストローム自乗平均ないし約１００オングストローム自乗平均の範囲にある表面粗さを有する。これらのおよび他の粗さ部分は、１０ミクロンを単位として、約１０ミクロンの測定領域を備えた原子間力顕微鏡（ＡＦＭ）を用いて測定されたものとして理解される。さらにもう一つの実施例では、前記シリコン表面粗さは、上述した範囲にあってもよく、一方、前記酸化物表面は、より完全な接着表面を実現して、平滑表面となっている。もう一つの実施例では、前記表面粗さは、多孔性材料によって実現されてもよい。一例として、前記多孔性材料は、多孔性であり約１０ないし１０００ｎｍ以下の平均孔サイズを有するシリコンであってもよい。また、他の種類の多孔性材料が用いられてもよい。さらに他の実施例では、前記脱着可能な材料が、接着層であってもよく、前記接着層は、脱着可能な材料、または接着を容易にするが脱着可能である固有のおよび／または空間的な特徴を有する他の種類の材料である。もう一つの脱着可能な材料は、剥離層内部の相変化または材料変化によって、エピタキシャル成長プロセスステップ間のような高温プロセスが、接着エネルギーを減ずることができ、これにより、低温相転写が生じるのを許容し、さらに、前記支持部材の次のエピタキシャル（ｐｏｓｔ－ｅｐｉｔａｘｉａｌ）な剥離を促す材料であってもよい。ある特定の実施例では、前記支持部材の表面部は、ドナー基板２６００に備えられる表面部２６０３で接続または接着されている。同じ参照番号が、この図中でおよびその他で使用されているが、ここでの請求の範囲を限定することを意図したものではない。さらに詳細な接続プロセスまたは接着プロセスは、本明細書、特に以下で詳述される。
【０１６９】
ある特定の実施例では、接着プロセスは、光学プラズマ活性プロセス後に、ドナー基板の表面と支持部材基板とを接続することによって実行される。前記光学プラズマ活性プロセスは、用いられる基板に依存する。このようなプラズマ活性プロセスは、基板の表面部を洗浄したり、活性化したりする。一例としてシリコン基板では、前記プラズマ活性プロセスは、例えば、２０℃ないし４０℃の範囲の温度で、窒素含有プラズマを用いて実現されてもよい。好ましくは、前記プラズマ活性プロセスは、カリフォルニア州サンノゼにあるシリコン・ジェネシス社（Ｓｉｌｉｃｏｎ ＧｅｎｅｓｉｓＣｏｒｐｏｒａｔｉｏｎ）で製造される２周波共用プラズマ活性化装置で実行される。もちろん、他に変形、修正、あるいは代替することも可能であり、これらは本明細書外に記載されたものと同様に、ここに記載される。
【０１７０】
図５４に示すように、前記ドナー基板および前記キャリア部材は、本発明の実施例に係る接着基板構造５４００を形成するために、互いに接着される。図示されるように、前記ドナー基板は、前記支持部材基板に接着される。前記基板は、エレクトロニック・ヴィジョン・グループ（Ｅｌｅｃｔｒｏｎｉｃ ＶｉｓｉｏｎＧｒｏｕｐ）によって製造されたＥＶＧ８５０ボンディング工具または直径２００ｍｍまたは３００ｍｍのウエーハのようなより小さい基板サイズのための他の同様なプロセスを用いて接着されてもよい。また、カール・サス（ＫａｒｌＳｕｓｓ）によって製造されたような他の種類の工具が用いられてもよい。前記キャリア部材は、前記ドナー基板に永続的に付着され、光電子装置用パッケージングの一部として用いられてもよい。あるいは、前記キャリア部材は、一時的に前記ドナー基板に付着されており、もう一つの実施例に従って、取り外されてもよい。もちろん、他に変形、修正、あるいは代替することも可能である。
【０１７１】
接着後には、接着基板構造は、ある特定の実施例に係る第１の熱処理に曝される。前記第１の熱処理は、ある特定の実施例において、前記処理基板に結合されるサーマルプレートのような発熱体を用いた加熱処理であってもよい。もう一つの実施例では、前記第１の熱処理は、ドナー基板に結合されるサーマルプレートのような発熱体を用いた加熱処理であってもよい。前記第１の熱処理は、前記ドナー基板の層の一部と前記処理基板の一部を通して、温度勾配を提供する。加えて、前記第１の熱処理は、所定の温度で所定時間、接着基板構造を保持する。温度は、シリコンドナー基板および前記支持部材基板に対して互いを接着するために、約２００または２５０℃から約４００℃の範囲にあれば好ましく、約１時間程度約３５０℃であればより好ましい。ある特定の実施例によれば、他に変形、修正、あるいは代替することも可能である。
【０１７２】
ある特定の実施例では、前記両基板は、低温熱ステップを用いて共に接続されたり、融着されたりする。低温熱処理プロセスは、一般的に、前記注入粒子が、前記材料部に過度のストレスを及ぼさないことを保証し、前記材料部は、非制御な劈開活動を生じる。ある特定の実施例では、前記低温接着プロセスは、自己接着プロセスによって生じる。
【０１７３】
あるいは、種々の他の低温技術が、前記ドナー基板表面部を前記支持部材基板に接続するために用いられてもよい。例えば、２つの基板を共に接続するために、静電接着技術が用いられてもよい。特に、一方のまたは双方の基板表面が、他方の基板表面に引き付けられるように変化する。加えて、前記ドナー基板は、種々の他の公知技術で前記支持部材基板に融着されてもよい。もちろん、用いられる他の技術は、アプリケーション次第である。
【０１７４】
再び図５４を参照すると、本製造方法は、前記第１の半導体材料層が、前記支持部材基板に接続されたまま、前記ドナー基板から第１の半導体材料層を分離するために、選択された劈開平面の一部に供給されるエネルギー５４０１を用いて、劈開プロセスを開始する工程を有する。ある特定の実施例によれば、任意の他の変形例があってもよい。例えば、前記劈開プロセスは、前記材料層が、前記支持部材基板に接続されたまま、ドナーから前記材料層を選択的に取り除くために、劈開正面を伝播する工程を用いた制御された劈開プロセスであってもよい。また、もう一つの劈開技術が用いられてもよい。このような技術が包含するのは、カリフォルニア州サンノゼにあるシリコン・ジェネシス・コーポレーションのナノ劈開（Ｎａｎｏｃｌｅａｖｅ（商標名））プロセスと呼ばれる技術、フランスのソイテック・エスエーのスマートカット（ＳｍａｒｔＣｕｔ（商標名））プロセスによって用いられるような熱放出、日本の東京にあるキャノン株式会社のエルトラン（Ｅｌｔｒａｎ（商標名））プロセスによって用いられるような多孔性シリコン劈開層、および同様なプロセスなどであるが、これに限られるものではない。そして、本製造方法は、ある特定の実施例に係る前記支持部材基板に第１の材料層を備えるドナー基板の残存部を除去する。前記ドナー基板２８０５の残存部は、好ましい実施例に係るもう一つのドナー基板として用いられてもよい。
【０１７５】
図５５に示されるように、本製造方法は、生成接着構造５５００を備える。前記生成接着構造は、表面部５５０３を有する半導体材料の上を覆う層を有する。ある特定の実施例では、本製造方法は、半導体材料層と半導体支持部材間の実質的に永続する接着を形成するために、前記生成接着構造を接着プロセス５５０１に適用する。好ましい実施例では、前記接着プロセスは、熱処理を含む。前記熱処理は、適切な速熱プロセス、レーザー照射を用いた速熱プロセスなどであってもよい。ある特定の実施例では、前記熱処理は、光源（単色ランプ、フラッシュランプあるいは他の適切な光源）を用いて、前記生成接着構造に放射線を照射する工程を有する。もちろん、他に変形、修正、あるいは代替することも可能である。
【０１７６】
図５５に示されるように、本製造方法は、表面準備プロセス５５０１にも前記生成接着構造を適用する。このような表面準備プロセスは、プラズマ活性またはプラズマ洗浄、エッチングステップ、研磨ステップ、ある実施例における組み合わせを含んでもよい。ある特定の実施例では、前記表面準備プロセスは、蒸着および／または形成プロセスを用いた層転写材料の厚膜化に所望の表面特性をもたらす。例えば、次の劈開表面が、エピタキシャルフィルム品質を最適化および／または改良するために除去されるべき多少の欠陥材料有する特定の粒度の層を有してもよい。もちろん、他に変形、修正、あるいは代替することも可能である。
【０１７７】
図５６を参照すると、本製造方法は、全材料層５６０１を形成するために、第１の半導体材料層の上を覆う厚い表面層を形成する工程を有する。ある特定の実施例では、前記厚い表面層は、エピタキシャルプロセスおよび／または他の蒸着プロセスを用いて形成されてもよい。これらのプロセスは、プラズマＣＶＤ（ＰＥＣＶＤ）、熱ＣＶＤ、光触媒ＣＶＤ、グロー放電ＣＶＤ、熱線／触媒ＣＶＤなどを含んでいてもよい。これらのプロセスは、直接的にまたはある特定の実施例に係るアニールのような他のステップとの組み合わせのいずれかで、適切な単結晶シリコンまたは同様な材料を形成してもよい。一例を挙げれば、前記材料は、単結晶シリコン、アモルファスシリコン、多結晶シリコン、ゲルマニウムおよびシリコン－ゲルマニウム合金であってもよい。例えば、アモルファスシリコンで都合よく実現されるのは、テンプレートのような上面を覆うシリコン材料の転写層を用いた単結晶シリコンの固相エピタキシャル成長である。シリコン材料の蒸着の効率を向上できるもう一つの方法は、テンプレートのようなシリコン材料の転写層の上を覆う単結晶シリコンを生じさせるために、熱的に処理されるシリコンナノ粒子（好都合にはアモルファスシリコン）を用いて表面をスプレーしたり、コートしたりすることである。この方法は、乾燥または後続のプロセスの間に除去される液体を用いる工程に適用され得る。多結晶シリコンおよび他の材料は、レーザーアニール、瞬時の熱処理などの適正な処理を用いた速熱アニール液相ステップを通して、単結晶の再成長を許容してもよい。ＰＥＣＶＤまたは熱ＣＶＤのような他のエピタキシャルプロセスは、直接的に層転写シリコンフィルムの上に単結晶シリコンを成長させるのに用いられてもよい。ある特定の実施例では、全材料層は、約５０μｍから約２００μｍの範囲にあってもよい。他の実施例では、厚材は、本願と同一出願人である米国仮特許出願番号６０／８２２，４７３（米国代理人事件整理番号１８４１９－０２１６００ＵＳ）に記載されるようなトリシラン種を用いて提供されてもよく、全ての目的において参照されて、ここに包含される。もちろん、他に変形、修正、あるいは代替することも可能である。
【０１７８】
ある特定の実施例では、前記転写材料は、厚材層を形成するためにアモルファスシリコン層を用いて厚くされる。ある特定の実施例では、前記アモルファスシリコン層は、ナノ粒子（アモルファスシリコン、結晶シリコン、ポリシリコン、またはこれらの組み合わせ）のアプリケーションを用いて蒸着され、前記ナノ粒子は、厚材のシートの形成を促すために熱処理に曝される。あるいは、前記アモルファスシリコン層は、ある特定の実施例に係る物理蒸着または化学蒸着（プラズマ強化など）を用いて低温で形成されてもよい。ある特定の実施例では、蒸着されるアモルファスシリコン層は、結晶性シリコンを形成するために、８００℃以上の温度で保持されてもよい。前記厚材は、脱着可能な材料と同等な所望の熱膨張係数を有すると好ましい。もう１つのある特定の実施例では、前記転写材料は、シランまたはＳｉＣｌ４、ジクロロシラン、またはトリクロロシランのようなクロロシラン種、または適切な組み合わせなどを用いた高温ＣＶＤによって厚くされる。
【０１７９】
本実施例によれば、全材料層は、層内部で光電子セルを少なくとも１つ形成するために不純物に曝されてもよい。ある特定の実施例では、前記不純物は、厚膜化ステップの間に、原位置（ｉｎ－ｓｉｔｕ）ドープされ、拡散および／またはイオンビーム、プラズマ浸漬注入または従来の注入技術を用いて注入されてもよい。光電子セル構造は、ある特定の実施例に係るｐｎ接合または多重ｐｎ接合をもたらすために、Ｐ型およびＮ型不純物のような不純物領域からなる。もちろん、他に変形、修正、あるいは代替することも可能である。
【０１８０】
図５７に示すように、本製造方法は、そこで形成された光電子セル構造を少なくとも１つ有する全材料層の上を覆う接触層５７０１を形成する。前記接触層は、ＩＴＯなどのような適切な透明導電性材料から作られてもよい。また、他の材料が用いられてもよい。好ましい実施例では、前記接触層は、光電子セルのそれぞれに結合する複数の電極を形成するために、パターン化される。前記光電子セルが反対側から照らされることになっている場合、前記接触は、透過に対して不透明であってもよく、セルを通過する復路を許容することによって、光収集効率を最大にしおよび／または改善するのを助勢するために、高反射性であると好ましい。さらに効率を最適化するために、前記表面を織布状に形成することも、より全体に渡る光吸収および転換を備える多重内部反射を促して前記セル内部で前記光を反射性からランバート（Ｌａｍｂｅｒｔｉａｎ）に変換することによってよく知られている。もちろん、他に変形、修正、あるいは代替することも可能である。
【０１８１】
ある特定の実施例では、本製造方法は、図５８に示すような第１の光電子セルを含むパターン化された接触層の上を覆う表面部５８０３を有する第１の平坦誘電層５８０１も形成する。前記誘電層は、ＣＶＤプロセスなどを用いて蒸着される二酸化ケイ素のような材料を含んでもよい。ある特定の実施例では、前記誘電層は、電磁放射が前記誘電層（複数でも可）を通過するために、実質的に光学的に透明である。簡略化された光電子セル構造５８００が、図５８に示されている。もちろん、他に変形、修正、あるいは代替することも可能である。
【０１８２】
上記が、ある特定の実施例の詳細な記述であるが、種々の修正例、代替構造および等価なものが用いられてもよい。上記は、選択されたシーケンスのステップを用いて記述されているが、他と同様に記述されたあらゆるステップの要素のあらゆる組み合わせが用いられてもよい。加えて、実施例に基づいて任意のステップが結合および／または除去されてもよい。さらに、水素粒子は、もう一つの実施例に係る変更量および／または劈開特性を有する劈開平面の形態を実現するために、ヘリウムと水素イオンの共注入を用いて代替されてもよい。ある実施例では、裏基板が、処理基板およびドナー基板を含む基板のそれぞれに適用されてもよい。もう一つの実施例では、コーティングが、透明性材料の表面または他の領域に備えられてもよい。
【０１８３】
加えて、一対の処理基板は、互いに結合されてもよく、前記処理基板では、裏側が、ある特定の実施例に係るあらゆる蒸着および／またはエッチングプロセスから前記裏側を自由にしておくために、プロセス中に互いに接触している。あるいは、それぞれの処理基板は、ある特定の実施例に係る裏側および表側表面の蒸着および／またはエッチングを実現するために、裏側と表側を曝すこともできる。好ましい実施例では、前記蒸着方法は、ガラス処理基板への損傷を防止するために、９００℃以下の温度またはより好ましくは７５０℃以下の温度で実行される。それゆえ、上記記述と例示は、請求項によって定義される本発明の範囲を制限するものとして解釈されるべきではない。
DETAILED DESCRIPTION OF THE INVENTION
[0047] According to embodiments of the present invention, techniques directed to the manufacture of photovoltaic materials are provided. More particularly, one embodiment in accordance with the present invention provides a technique including a method and a structure for forming a solar cell structure using layer transfer techniques for photovoltaic applications. Other embodiments in accordance with the present invention provide a thickening process using a silane type species having a desired deposition rate and thermal budget for the manufacture of photovoltaic devices. While certain embodiments in accordance with the present invention may utilize di-silane or tri-silane type species, depending upon the particular embodiment other silane species can also be used. Depending upon the embodiment, deposition can occur using a variety of techniques including Atmospheric Pressure CVD (APCVD), Atomic Layer CVD (ALCVD) (e.g., Atomic Layer Epitaxy and Atomic layer deposition (ALD)), Aerosol Assisted CVD (AACVD), Direct Liquid Injection CVD (DLICVD), Hot Wire CVD (HWCVD) (e.g., Catalytic CVD (Cat- CVD)or Hot Filament CVD (HFCVD), Low-pressure CVD (LPCVD), Microwave Plasma- Assisted CVD (MPCVD), Plasma-Enhanced CVD (PECVD), Rapid Thermal CVD (RTCVD), Remote Plasma-Enhanced CVD (RPECVD), Ultrahigh Vacuum CVD (UHVCVD), and others. But it will be recognized that the invention has a wider range of applicability; it can also be applied to other types of applications such as for three- dimensional packaging of integrated semiconductor devices, photonic devices, piezoelectronic devices, flat panel displays, microelectromechanical systems ("MEMS"), nano-technology structures, sensors, actuators, integrated circuits, biological and biomedical devices, and the like.
[0048] A method of manufacturing a photovoltaic layer on a semiconductor substrate is briefly outlined below.
1. Provide a semiconductor substrate, which has a surface region, a cleave region and a first thickness of material to be removed between the surface region and the cleave region;
2. Align the semiconductor substrate to an optically transparent substrate;
3. Couple the surface region of the semiconductor substrate to a first surface region of the optically transparent substrate;
4. Initiate a controlled cleaving action on a portion of the cleave region;
5. Cleave the semiconductor substrate to remove the first thickness of material from the semiconductor substrate, while the surface region remains coupled to the first surface region, to cause formation of a cleaved surface region; and
6. Optionally, form a second thickness of semiconductor material (for example using a silane species) overlying the cleaved surface region to form a resulting thickness of semiconductor material, which has one or more photovoltaic regions;
7. Provide a cover glass material overlying the second thickness of semiconductor material; and
8. Perform other steps, as desired.
[0049] The above sequence of steps provides a method according to an embodiment of the present invention. As shown, the technique includes a method and a structure for forming a solar cell structure using layer transfer techniques for photovoltaic applications. In a preferred embodiment, the method uses a silane species reactant gas to form a second thickness of material, which thickens a first thickness of material. Other alternatives can also be provided where steps are added, one or more steps are removed, or one or more steps are provided in a different sequence without departing from the scope of the claims herein. For example, in one embodiment, a seed layer may be formed by graphoepitaxy over the cleaved surface region, prior to formation of the second thickness of semiconductor material thereon.
[0050] Alternatively, there can be other ways of forming the structure. That is, the sequence can initially be formed on a cover sheet such as cover glass and other suitable materials and then forming the other layers according to a specific embodiment. The layer transfer occurs on the cover glass, which is used to form the rest of the solar cell device. Other techniques can use transfer substrates that will transfer a layer transferred material onto a handle substrate. Further details of the present method can be found throughout the present specification and more particularly below.
[0051] As shown in Figure 1, the method provides a transparent handle substrate, which has a first deflection characteristic, a backside, and a face. The transparent handle substrate can be glass, quartz, glass ceramic, polymeric, or other composites, and the like. As merely an example, the transparent substrate has a thickness, a backside surface, and a face. The transparent substrate is glass, such as those used for covering solar cells or the like. Depending upon the embodiment, the glass is somewhat flexible and should be subjected to a backing plate for rigidity. Of course, there can be other variations, modifications, and alternatives.
[0052] In alternative embodiments, the handle substrate can be any homogeneous, graded, or multilayered material, or any combination of these. That is, the handle substrate can be made of almost any monocrystalline, polycrystalline, or even amorphous type substrate. Additionally, the substrate can be made of III/V materials such as gallium arsenide, gallium nitride (GaN), and others. Additionally, the substrate can be silicon carbide, germanium, silicon, glass, glass ceramic, or quartz combinations, plastics, and polymers, which have flexible characteristics. Preferably, the handle substrate has a somewhat flexible characteristic that is unsuitable for a layer transfer process according to a specific embodiment. The unsuitable nature of the substrate causes excessive roughness, breakage, partial film separation, and the like depending upon the specific embodiment. Any other combinations of materials can also be used, depending upon the specific embodiment.
[0053] In a preferred embodiment, the present invention provides a backing substrate to add rigidity to handle substrate structure, as shown in Figure 2. Preferably, the backing substrate has a thickness and material that is adequate to provide an effective deflection characteristic of a multilayered structure composed of at least the backing substrate and handle substrates to be suitable for a thickness of silicon bearing material from the donor substrate to be transferred onto the face of the handle substrate.
[0054] As merely an example, the backing substrate is a silicon wafer for the quartz handle substrate. Such backing substrate has a thickness of 725 microns +/- 15 microns and is made of single crystal silicon using, for example, a 200 millimeter donor/handle/backing substrate structures. Such substrate has a Young's modulus of about 130 Giga Pascal. Other types of materials and certain thicknesses such as plastic, metal, glass, glass ceramic, quartz, composites, and the like can be used to provide the rigidity to the combined backing and handle substrate structures. Of course, one of ordinary skill in the art would recognize other variations, modifications, and alternatives.
[0055] In an optional specific embodiment, the method performs a cleaning and /or activating process (e.g., plasma activated process) on surfaces of the backing and/or transparent handle substrates, as illustrated by Figures 3 and 4. Such plasma activating processes clean and/or activate the surfaces of the substrates. The plasma activated processes are provided using an oxygen or nitrogen bearing plasma at 200C - 400C temperature. The plasma activated processes are preferably carried out in dual frequency plasma activation system manufactured by Silicon Genesis Corporation of San Jose, California. In still other embodiments, there may not be any backing material. Alternatively in still further embodiments, the present method can use a backing material by way of an electrostatic chuck and/or a porous chuck, and the like. Depending upon the specific embodiment, the present backing material can be provided on either the handle or donor substrate or both the handle and donor substrates. Of course, there can be other variations, modifications, and alternatives.
[0056] Referring to Figure 5, the method initiates engagement of the backing substrate to the backside of the transparent handle substrate that is often physically separated from other structures. The method preferably temporarily attaches the backing substrate to the backside of the transparent handle substrate to firmly engage the backing substrate to the transparent handle substrate to form a multilayered structure. As merely an example, the silicon wafer backing substrate firmly attaches to the quartz plate without any other modifications and/or alterations according to a preferred embodiment. Here, the silicon wafer has a very thin coating of native oxide, which bonds to surfaces of the quartz plate, although there may be embodiments without such native oxide, as shown in Figure 6. In other embodiments, bonding can occur using an electrostatic process or web bonding, including covalent bonding, any combination of these and the like. In yet alternative embodiments, the bonding can also occur using a spin on glass, glue layer, any combination of these, and the like. Of course, there can be other variations, modifications, and alternatives.
[0057] As shown, the method includes providing a donor substrate comprising a cleave region, a face, a backside, and a thickness of silicon bearing material between the face and the cleave region, as shown in Figure 7. As merely an example, the donor substrate can be a silicon wafer, a germanium wafer, silicon germanium materials, silicon carbide bearing materials, Group III/V compounds, any combination of these, and others. In a preferred embodiment, the donor substrate is made using a photosensitive material. Of course there can be other variations, modifications, and alternatives.
[0058] Depending upon the embodiment, the cleave region can be formed using a variety of techniques. That is, the cleave region can be formed using any suitable combination of implanted particles, deposited layers, diffused materials, patterned regions, and other techniques. Referring to Figure 6, the method introduces certain energetic particles using an implant process through a top surface of a donor substrate to a selected depth, which defines a thickness of the material region, termed the "thin film" of material. A variety of techniques can be used to implant the energetic particles into the silicon wafer. These techniques include ion implantation using, for example, beam line ion implantation equipment manufactured from companies such as Applied Materials, Inc. and others. Alternatively, implantation occurs using a plasma immersion ion implantation ("PIII") technique, ion shower, and other non-mass specific techniques. Combination of such techniques may also be used. Of course, techniques used depend upon the application.
[0059] Depending upon the application, smaller mass particles are generally selected to reduce a possibility of damage to the material region according to a preferred embodiment. That is, smaller mass particles easily travel through the substrate material to the selected depth without substantially damaging the material region that the particles traverse through. For example, the smaller mass particles (or energetic particles) can be almost any charged (e.g., positive or negative) and or neutral atoms or molecules, or electrons, or the like. In a specific embodiment, the particles can be neutral and or charged particles including ions such as ions of hydrogen and its isotopes, rare gas ions such as helium and its isotopes, and neon, or others depending upon the embodiment. The particles can also be derived from compounds such as gases, e.g., hydrogen gas, water vapor, methane, and hydrogen compounds, and other light atomic mass particles. Alternatively, the particles can be any combination of the above particles, and or ions and or molecular species and or atomic species. The particles generally have sufficient kinetic energy to penetrate through the surface to the selected depth underneath the surface.
[0060] Using hydrogen as the implanted species into the silicon wafer as an example, the implantation process is performed using a specific set of conditions. Implantation dose ranges from about 1 x 1Oe 15 to about 1 x 1Oe 18 atoms/cm2, and preferably the dose is greater than about 1 x 1Oe 16 atoms/cm2. Implantation energy ranges from about 1 KeV to about 1 MeV , and is generally about 50 KeV. Implantation temperature ranges from about 20 to about 600 Degrees Celsius, and is preferably less than about 400 Degrees Celsius to prevent a possibility of a substantial quantity of hydrogen ions from diffusing out of the implanted silicon wafer and annealing the implanted damage and stress. The hydrogen ions can be selectively introduced into the silicon wafer to the selected depth at an accuracy of about +/- 0.03 to +/-0.05 microns. Of course, the type of ion used and process conditions depend upon the application.
[0061] Effectively, the implanted particles add stress or reduce fracture energy along a plane parallel to the top surface of the substrate at the selected depth. The energies depend, in part, upon the implantation species and conditions. These particles reduce a fracture energy level of the substrate at the selected depth. This allows for a controlled cleave along the implanted plane at the selected depth. Implantation can occur under conditions such that the energy state of the substrate at all internal locations is insufficient to initiate a nonreversible fracture (i.e., separation or cleaving) in the substrate material. It should be noted, however, that implantation does generally cause a certain amount of defects (e.g., micro-detects) in the substrate that can typically at least partially be repaired by subsequent heat treatment, e.g., thermal annealing or rapid thermal annealing. A resulting substrate, which has been subject to implant, is illustrated by the simplified diagram of Figure 7.
[0062] Depending upon the embodiment, there may be other techniques for forming a cleave region and/or cleave layer. As merely an example, such cleave region is formed using other processes, such as those called a NanocleaveTM process of Silicon Genesis Corporation of Santa Clara, California, a SmartCutTM process of Soitec SA of France, and an EltranTM process of Canon Inc. of Tokyo, Japan, any like processes, and others. Of course, there may be other variations, modifications, and alternatives.
[0063] In a specific embodiment, the transparent handle substrate, which has been coupled to the backing, and donor substrate are both subjected to plasma activated processes, as shown in part in Figure 8. Such plasma activated processes clean and/or activate the surfaces of the substrates. The plasma activated processes are provided using an oxygen or a nitrogen bearing plasma at 2O0C to 4O0C temperature. The plasma activated processes are preferably carried out in dual frequency plasma activation system manufactured by Silicon Genesis Corporation of San Jose, California. Of course, there can be other variations, modifications, and alternatives, which have been described herein, as well as outside of the present specification.
[0064] Thereafter, each of these substrates is bonded together, as also illustrated by Figure 9. As shown, the handle substrate has been bonded to donor wafer. The substrates are preferably bonded using an EVG 850 bonding tool manufactured by Electronic Vision Group or other like processes. Other types of tools such as those manufactured by Karl Suss may
also be used. Of course, there can be other variations, modifications, and alternatives. Preferably, bonding between the transparent handle substrate and the donor is substantially permanent and has good reliability.
[0065] Accordingly after bonding, the bonded structure is subjected to a bake treatment. The bake treatment maintains the bonded substrate at a predetermined temperature and predetermined time. Preferably, the temperature ranges from about 200 or 250 Degrees Celsius to about 400 Degrees Celsius and is preferably about 350 Degrees Celsius for about 1 hour or so for silicon donor substrates and transparent handle substrates. In a specific embodiment, the present bake treatment can occur using a conductive heating process with a hot plate and/or surfaces, which directly couple thermal energy directly from the hot plate to the bonded substrate. In other embodiments, the thermal energy can be provided using radiation, conduction, convection, or any combination of these techniques, and the like. Depending upon the specific application, there can be other variations, modifications, and alternatives.
[0066] In a specific embodiment, the substrates are joined or fused together using a low temperature thermal step. The low temperature thermal process generally ensures that the implanted particles do not place excessive stress on the material region, which can produce an uncontrolled cleave action. Another consideration of this step in combination with the plasma-activation surface treatment is to allow the bond strength to be increased to eliminate delaminating the assembly during the same bake treatment step, usually caused by stresses induced by the coefficient of thermal expansion mismatch of the dissimilar materials used. In a specific embodiment, the low temperature bonding process occurs by a self-bonding process. In particular, one wafer is stripped to remove oxidation there from (or one substrate is not oxidized). A cleaning solution treats the surface of the wafer to form O― H bonds on the wafer surface. An example of a solution used to clean the wafer is a mixture of hydrogen peroxide and sulfuric acid, and other like solutions. A dryer dries the wafer surfaces to remove any residual liquids or particles from the substrate surfaces. Self-bonding occurs by placing surfaces of cleaned substrates together.
[0067] Alternatively, an adhesive disposed on either or both surfaces of the substrates, which bond one substrate to another substrate. In a specific embodiment, the adhesive includes an epoxy, polyimide-type materials, and the like. Spin-on-glass layers can be used to bond one substrate surface onto the face of another. These spin-on-glass ("SOG")
materials include, among others, siloxanes or silicates, which are often mixed with alcohol- based solvents or the like. SOG can be a desirable material because of the low temperatures (e.g., 150 to 250 degree C.) often needed to cure the SOG after it is applied to surfaces of the wafers.
[0068] Alternatively, a variety of other low temperature techniques can be used to join the donor wafer to the handle substrates. For instance, an electro-static bonding technique can be used to join the two substrates together. In particular, one or both substrate surface(s) is charged to attract to the other substrate surface. Additionally, the donor substrate can be fused to the handle wafer using a variety of other commonly known techniques. In a specific embodiment, the present bonding process to join the donor and handle substrates together can use an in-situ plasma activated bonding process, an in-situ electro-static bonding process, any combination of these, and the like. Of course, the technique used depends upon the application.
[0069] In a preferred embodiment, the method uses an optical coupling material between the two substrates. The optical coupling material is any suitable material that has a refractive index of about 1.8 to about 2.2, but can be others. The material can be selected from Tin Oxide, Indium Tin Oxide (ITO), Zinc Oxide (ZnO), Titanium Dioxide or other dielectric stack formation materials, and the like, including combination of these. Depending upon the embodiment, the material can include one or more layers, and other configurations. Of course, there can be other variations, modifications, and alternatives.
[0070] The method performs a controlled cleaving process on the bonded substrate structure, as illustrated by Figures 10 and 11. The controlled cleaving process provided a selected energy within a portion of the cleave region of the donor substrate. As merely an example, the controlled cleaving process has been described in U.S. Patent No. 6,013,563 titled Controlled Cleaving Process, commonly assigned to Silicon Genesis Corporation of San Jose, California, and hereby incorporated by reference for all purposes. Next, the method frees the thickness of material from the donor substrate to completely remove the thickness of material from the donor substrate, as shown by Figure 12.
[0071] In a preferred embodiment, the method removes the backing substrate from the transparent handle substrate, as illustrated in Figure 13. In a preferred embodiment, the attachment between the backing substrate and handle substrate is temporary and can be removed with mechanical force without damaging either substrates. In a specific
embodiment, a separation process may be used to detaching the backing substrate from the handle substrate. In a specific embodiment, the backing substrate can also be released when the backing substrate member has been provided using an electrostatic, vacuum, or mechanical chuck and/or attachment device. Of course, there can be other variations, modifications, and alternatives.
[0072] Referring to Figure 14, the method forms photovoltaic devices onto surfaces of the thickness of material. Such devices can also include integrated semiconductor devices and photovoltaic devices. Such devices can be made using deposition, etching, implantation, photo masking processes, ink jet printing, screen printing, any combination of these, and the like. Of course, there can be other variations, modifications, and alternatives.
[0073] In a specific embodiment, the method can also thicken the thickness of transferred material using a deposition process. In a specific embodiment, the method uses a solid phase epitaxial process and/or other forms of deposition processes. The process can form a suitable single crystal silicon or like material according to a specific embodiment. As merely an example, the material can be amorphous silicon, polycrystalline silicon, germanium and silicon germanium alloy. For example, amorphous silicon could advantageously allow for solid-phase epitaxial growth of single-crystal silicon using the underlying transferred silicon film as a template. Another method that can increase the effective rate of silicon material deposition is to spray or coat the surface with silicon nanoparticles (advantageously amorphous silicon) which can be thermally treated to produce single-crystal silicon using the underlying transferred silicon film as a template. This can be applied dry of using a liquid that would be eliminated during subsequent processing. Polycrystalline silicon and other materials may also allow single-crystal regrowth using appropriate treatments such as laser anneals, flash thermal treatments and the like. Of course, there can be other variations, modifications, and alternatives.
[0074] In a preferred embodiment, the present method uses a silane species, which can be deposited using a desired thermal budget and growth rate. In a specific embodiment, the method includes supplying a gas including a tri-silane species into a reaction chamber. Depending upon the embodiment, the silane can also be di-silane or combinations of tri- silane and others. An example of tri-silane can be provided from a company called Voltaix, Inc. PO Box 5357 N. Branch, NJ 08876. Of course, there can be other variations, modifications, and alternatives. Further details of the present method and in particular equipment and/or tools for the present invention can be found throughout the present specification and more particularly below.
[0075] As merely an example, the reaction chamber is illustrated by a simplified diagram of a glow discharge reactor in Figure 14A or a furnace reactor in Figure 14B. These diagrams are merely examples, which should not unduly limit the scope of the claims herein. One of ordinary skill in the art would recognize other variations, modifications, and alternatives. As shown in Figure 14A, the glow discharge includes a reactant gas supply which feed into the reaction chamber after being excited by an inductively coupled RF glow discharge. In a specific embodiment, the reactor can process multiple batches of substrates for high throughput manufacturing. An example of the reaction chamber can be an epitaxial silicon deposition tool called the ASM A 400 manufactured by ASM International N. V., headquartered in Bilthoven, Netherlands, but can be others.
[0076] In a specific embodiment, common gases include, among others tri-silane, di-silane, dopant gases such as phosphine and diborane, and dilution gases such as hydrogen. In a preferred embodiment, the method uses the tri-silane species to form a deposited film using a glow discharge within the reaction chamber. In yet another preferred embodiment, the method uses the tri-silane species to form a deposited film using a thermal CVD process within the reaction chamber. Other CVD methods include plasma and photo-enhanced CVD reactant gas excitation methods. The method deposits material using one or more of these CVD deposition processes, including the silane species, overlying the cleaved surface to thicken the first thickness of silicon material at a deposition rate equal to or greater than a solid phase epitaixal re-growth rate of the material to crystallize the material overlying the first thickness of silicon material. In a specific embodiment, the solid phase epitaxial re- growth rate can be described in more detail with reference to the Figures below.
[0077] Figure 14C is a simplified plot of a solid phase epitaxial growth rate of silicon as a function of temperature. This diagram represents the hydrogen-free solid phase epitaxial growth rate and is merely an example, which should not unduly limit the scope of the claims herein. For example, hydrogen-rich amorphous silicon films would recrystallize at different rates and may suffer from breakdown in the crystalline re-growth due to improper selection of re-growth conditions. See for example P. Strandis & al., (Materials Research Society Spring Meeting, San Francisco 2006) discusses crystalline re-growth breakdown of high-H amorphous film deposited at low temperatures (320C-370C). Such films could be recrystallized without single-crystal breakdown if the thickness is limited or the deposition conditions can be modified to grow low-hydrogen amorphous films. Low impurity films would in principle allow very thick films to be successfully recrystallized if random phase nucleation processes do not occur within the amorphous layer during the solid phase epitaxial crystallization temperature treatment. Understanding the kinetics of random nucleation is important to avoid this competing process. For example, Chapter 7 of the Handbook of Crystal Growth Vol. 3 (Elsevier Science 1994) ("Crystal Growth") teaches that hydrogen concentration can retard the solid phase epitaxial growth rate between 0 and roughly 50% depending on the hydrogen concentration within the vicinity of the crystalline/amorphous interface. At 650 C recrystallization temperature, Figure 15 of Crystal Growth shows that about 2.5 orders of magnitude exists between the complete crystallization of a 2000 Angstrom amorphous silicon film and the nucleation of random crystalline phases. The plot shows that at this crystallization growth temperature, even with a 2 times growth retardation rate due to high hydrogen content, the process condition would still allow roughly 20-30um silicon films to be crystallized without random nucleation processes occurring. This is well within the target silicon film thicknesses described as being preferred for high-efficiency thin-silicon photovoltaic solar cells (see for example A. W. Blakers & al., Appl. Phys. Lett. (60) 22, 1 June 1992 pp. 2752-2754). Higher temperature of crystallization growth are possible but the threshold thickness before random phase nucleation occurs will decrease with increasing temperature. One of ordinary skill in the art would recognize other variations, modifications, and alternatives.
[0078] As also shown in Figure 14C, the solid phase epitaxial growth rate or re-growth rate is plotted along the vertical axis, which intersects with temperature on the horizontal axis. The growth rate is provided as a measure of thickness growth of a higher crystalline phase per second and the temperature is provided as 1/kT. The growth rate is logarithmic on the scales illustrated. As an example, the term solid phase epitaxial growth rate is defined as the rate in which an amorphous/crystalline phase advances by the re-ordering process of the disordered atoms within the amorphous metastable phase in proximity to a single-crystal template. As the ordering progresses, the crystalline/amorphous interface moves at a certain rate defined as the solid phase epitaxial growth rate. This crystalline phase thickening is a kinetic (i.e., temperature activated) process as shown but can also be affected by impurities such as hydrogen. It is particularly advantageous to select process conditions and template crystalline quality to allow solid phase epitaxial growth yielding single-crystal quality films.
The definition of the solid phase epitaxial growth rate can also have other meanings consistent with one of ordinary skill in the art. Of course, there can be various alternatives, modifications, and variations. The solid phase epitaxial growth rate is then plotted against growth rates of films using silane gases in Figure 14D, which are provided in more detail below.
[0079] Figure 14D is a simplified plot of deposition rates of silane gases and solid phase epitaxial growth rate of silicon as a function of temperature. This diagram is provide from Figure 10 of U.S. Patent No., 6,821,825 assigned to ASM America Inc. of silane species gas deposition rates at 40 Torr pressure and is merely an example, which should not unduly limit the scope of the claims herein. As shown, the solid phase epitaxial growth rate or re-growth rate is plotted along the vertical axis, which intersects with temperature on the horizontal axis. The growth rate is provided as a measure of thickness per second and the temperature is provided as 1/kT. The diagram also illustrates deposition rates for silane, di-silane, and tri- silane. As shown, there is a region of the plot where the solid phase epitaxial growth rate is greater to or equal the growth rate of films using tri-silane or di-silane. In a preferred embodiment, the present method of thickening the first thickness of material to cause formation of the second thickness of material is practiced in the region in a manner that is recrystallized in-situ during the growth phase. If the solid phase epitaxial growth rate or impurity release rates are not fast enough, occasional and temporary purging of the silane species can help the film anneal (at the same or at a different temperature) to maintain a fully crystalline state before restarting the deposition process. Of course, one of ordinary skill in the art would recognize other variations, modifications, and alternatives.
[0080] In a specific embodiment, the deposition rate of the material overlying the first thickness of material is provided at a desired rate. In a specific embodiment, the deposition rate ranges from about 450 to about 550 Angstroms per minute in the specific deposition process conditions of Figure 14D. Depending on the process conditions, kinetic or mass- transport limited deposition processes can be selected. In this example, tri-silane deposition crosses kinetic to mass-transport limited deposition at about 620 C. Selection of the specific conditions include growth rate, film quality and film uniformity. The rate is selected to facilitate production of solar cells or other devices as an example. In a specific embodiment, the handle substrates including overlying first thickness of films are batch processed such as using a furnace deposition system as described in U.S. Patent Application No. U.S.
2006/0088985 Al, but can be others. Of course, there can be other variations, modifications, and alternatives.
[0081] In a specific embodiment, the method includes depositing of the material at a desired temperature to prevent any damage to the handle substrate, which can be glass or other temperature sensitive material. In a specific embodiment, the temperature is maintained at about 650 Degrees Celsius and less. In a preferred embodiment, the temperature is maintained at about 550 Degrees Celsius and less. Depending upon the specific embodiment, the deposition rate can be limited by mass transfer, kinetic, or other transport limitations. As merely an example, the deposition rate is characterized substantially by a mass transfer rate. In an alternative example, the deposition rate is characterized substantially by a reaction rate. Of course, there can be other variations, modifications, and alternatives.
[0082] In a specific embodiment, the present method includes an etching and/or deposition process (e.g., plasma assisted deposition) for smoothing the cleaved surface region before any step of forming photovoltaic regions and/or forming the thickened layer. The method can use a smoothing process that includes thermal treatment of the cleaved film using a hydrogen and hydrogen chloride containing environment according to a specific embodiment. Alternatively, the etchant can be a chemical bath (e.g., KOH, TMAH) to etch the cleaved film to a predetermined amount. The etching process can be used to remove about 300 to about 800 Angstroms of hydrogen damaged silicon, as an example. In a specific embodiment, the etching process can also be preceded by an oxidation process to convert the hydrogen damaged region into oxide, which is later stripped using a buffered oxide etch and/or other suitable etching species. Of course, there can be other variations, modifications, and alternatives.
[0083] In a preferred embodiment, the transferred material is thickened using an amorphous silicon layer. In a preferred embodiment, the amorphous silicon layer is re- crystallized or the like. In a specific embodiment, the amorphous silicon layer is deposited using application of nanoparticles (e.g., amorphous silicon, crystalline silicon, polysilicon, or combinations of these), which are later subjected to a thermal treatment to cause formation of a sheet of thickened material. Alternatively, the amorphous silicon layer can be formed using physical vapor deposition or chemical vapor deposition (e.g., plasma enhanced) at low temperature according to a specific embodiment. In a preferred embodiment, the amorphous silicon layer, which has been deposited overlying a glass material, is maintained at a
temperature of less than 500 Degrees Celsius during formation of such silicon layer. In a specific embodiment, the resulting film can be a single crystal and/or polycrystalline structure according to a specific embodiment. In preferred embodiments, the resulting film is single crystalline and has suitable electrical characteristics. Of course, there can be other variations, modifications, and alternatives.
[0084] Depending upon the embodiment, the thickened material can be subjected to impurities to form the solar cell structures. In a specific embodiment, the impurities can be in-situ doped, diffused, and/or implanted using ion beams, plasma immersion implantation, ion shower, non-mass separated implantation, substantially or partially non-mass separated, or conventional implantation techniques. These solar cell structures can include impurity regions for P-type and N-type impurities according to a specific embodiment. Of course, there can be other variations, modifications, and alternatives.
[0085] In a specific embodiment, the method can also form another layer overlying the thickened layer to form the photovoltaic devices. The other layer can be a semiconductor layer, which can be used to enhance the photovoltaic devices provided for the completed solar cell structure, according to a specific embodiment. In an alternative embodiment, the other layer can be germanium, silicon germanium, II/rV, III/V, any combination of these, and others. The other layer can be used to form another set of photovoltaic regions, which can be coupled to other photovoltaic devices, to enhance the total photovoltaic intensity. Of course, there can be other variations, modifications, and alternatives.
[0086] In a preferred embodiment using monosilane species, the method uses a plasma enhanced CVD process to deposit the silane species. As an example, the silane species can be deposited using a plasma deposition system using such excitation sources such as electron cyclotron resonance (ECR), capacitively-coupled parallel plate, inductively-coupled plasma (ICP) or the like. Alternatively, other plasma deposition systems can also be used. In a specific embodiment, the deposition system can maintain a deposition temperature of about 650 Degrees Celsius and less or more preferably 550 Degrees Celsius and less for depositing single crystal silicon on a silicon substrate using an SiH4 gas mixed with a dilution gas such as helium or hydrogen gas. In a specific embodiment, the ratio of H2:SiH4 is about 3 and less, which would result in higher growth rates but rougher films. In a specific embodiment using a ratio of about 3 and greater yields higher quality epitaxial films but at a lower growth rate. A detailed explanation of such deposition process can be found in Scott DeBoer and
Vikram Dalai, Department of Electrical and Computer Engineering, Iowa State University, Ames, Iowa 5011, in a paper titled "Preparation and Properties of High Quality Crystalline Silicon Films Grown by ECR Plasma Deposition, First WCPEC; December 5-9, 1994, Hawaii, which is incorporated by reference herein. Depending upon the embodiment, other gas mixtures can also be used.
[0087] In a specific embodiment, the cleaved surface is also cleaned before forming the thickened layer of silicon. In a preferred embodiment, the method uses at least a wet clean, e.g., RCA, and HF dip, which will remove a thin oxide layer on the cleaved surface. Additionally, the wet cleaned surface, which is silicon, can be subjected to an ex-situ or more preferably an in-situ plasma clean, including a hydrogen plasma according to a specific embodiment. The hydrogen plasma is often provided in a vacuum and removes unwanted carbon and oxygen species from the cleaved surface. Of course, there can be other variations, modifications, and alternatives.
[0088] Depending upon the embodiment, the present method and structure can be formed with a specific thickness of the thickened layer and/or combination of the layer transferred layer and thickened layer. In a specific embodiment, the thickened layer can be about 1 micron and 20 microns using a silicon material. In other embodiments, the thickened layer can be less than 1 micron or greater than 20 microns. In other embodiments, the thickened layer can be less than about 50 microns. Of course, there can be other variations, modifications, and alternatives.
[0089] Figures 15 to 18 illustrate simplified diagrams of solar cell configurations according to embodiments of present invention. These diagrams are merely illustrations and should not unduly limit the scope of the claims herein. One of ordinary skill in the art would recognize many variations, modifications, and alternatives. As shown in Figure 15, a first contact layer is formed sandwiched between a glass substrate and a first surface of a semiconductor layer. In a specific embodiment, the contact layer can be made of a suitable material such as a transparent conductive material, such as ITO and the like. Other materials can also be used. The first contact layer couples to a first electrode structure for a photovoltaic cell, which often comprises a p-n junction or multiple p-n junctions. As merely an example, the semiconductor layer may comprise material such as suitable single crystal silicon and others. A second contact layer is formed overlying a second surface of the semiconductor layer. The second contact layer is arranged in a direction parallel to the first contact layer. In a specific
embodiment, the second contact layer is patterned to form a plurality of electrodes, which couple to each of the photovoltaic regions. Each of the electrodes can be configured in parallel and/or series depending upon the specific embodiment. Of course, there can be other variations, modifications, and alternatives.
[0090] In a specific embodiment, additional junctions can be formed between the second contact layer and the semiconductor substrate to increase efficiency of a solar cell as shown by the simplified diagram of Figure 16. As shown, the additional junctions are provided on a thickened layer overlying the thickness of single crystal silicon material according to a specific embodiment. The additional junctions can be separate from the photovoltaic devices in the thickness of single crystal silicon. Each of these additional junctions can be configured in parallel and/or series to each other and coupled to the photovoltaic devices in the thickness of silicon material. Of course, there can be other variations, modifications, and alternatives.
[0091] Figure 17 illustrates yet another example of solar cell configuration according to an embodiment of the present invention. As shown, a glass substrate is attached to a first surface of a semiconductor layer. A first contact structure and a second contact structure are formed overlying a second surface of the semiconductor layer. The first contact structure is configured substantially parallel to the second contact structure. As shown, each of the photovoltaic devices is coupled to at least the first and second contact structures, which are overlying the thickness of single crystal silicon material. Alternatively, additional junctions can be formed between the contact structures and the semiconductor substrate to increase efficiency of the solar cell as shown Figure 18. Of course there can be other variations, modifications, and alternatives.
[0092] Figure 19 is a simplified diagram of a solar cell having a reflective surface region according to an embodiment of the present invention. As shown, a solar cell is provided. The solar cell includes a glass substrate attached to a first surface of a semiconductor layer. A plurality of contact structures are formed overlying a second surface of the semiconductor layer. As shown, each of the photovoltaic devices is coupled to at least the contact structure, which are overlying the thickness of single crystal silicon material. Light traverses through the glass substrate and the photovoltaic devices in the semiconductor layer and converts into electrical energy. As shown, a reflective surface 1901 is provided to reflect any residual light that passes through the photovoltaic regions to further activate one or more of the photovoltaic devices and convert into electrical energy. The reflective surface can be provided using material such as aluminum, silver, gold, or other suitable reflective material. Alternatively, if a non-conductive reflector is desirable, a dielectric stack reflector can be designed alone or in combination with a conductive reflector. The reflective surface provides means for multiple passes of light in the photovoltaic device and increases efficiency of the solar cell. Of course there can be other variations, modifications, and alternatives.
[0093] Figure 20 is a simplified diagram of a solar cell having a lens region according to an embodiment of the present invention. As shown, a solar cell is provided. The solar cell includes a glass substrate attached to a first surface of a semiconductor layer. A plurality of contact structures are formed overlying a second surface of the semiconductor layer. As shown, each of the photovoltaic devices is coupled to at least the contact structure, which are overlying the thickness of single crystal silicon material. Light traverses through the glass substrate and the photovoltaic devices in the semiconductor layer and converts into electrical energy. In a specific embodiment, light is redirected and/or scattered using an optical element 2001 coupled to the glass substrate to direct light in more oblique angles and increase collection efficiency of the solar cell. An example of such an optical element can be a Fresnel lens. The Fresnel lens can be made of a plastic material or glass material. Alternatively, the glass substrate can be modified to scatter or redirect light and function like a Fresnel lens. By modifying the shape of optical element 2001, the light trapping action can occur by total internal reflection as allowed by a waveguide effect within the silicon thin-film or by approximating a Lambertian source and thus increasing the effective thickness of the thin-film cell. These effects can be combined to improved and even optimize the total light conversion efficiency of the cell. Of course, there can be other variations, modifications, and alternatives.
[0094] Figure 21 shows a specific embodiment where an optical element is chosen such that the mostly specular light rays are directed at an oblique angle towards the thin-film photovoltaic cell. This diagram is merely an example, which should not unduly limit the scope of the claims herein. One of ordinary skill in the art would recognize other variations, modifications, and alternatives. In a specific embodiment, the thickness of the thin-film is chosen such that the waveguide can not only trap the light impinging at the angle within the glass substrate but supports the propagation within the thin-film for the range of light wavelengths of interest. The design considerations are thus, for all wavelengths of interest (e.g., IR to near-UV which constitutes the largest solar power spectrum wavelength distribution), to allow propagation of transverse electric (TE), transverse magnetic ^(TM), and
combination modes and higher order modes within the thickness of the thin-film cell to be allowed to propagate. A suitable dispersion curve for the waveguide to accomplish this design goal would generate the range of allowable silicon thicknesses and select the optical coupling layers that would act as the waveguide cladding. The entrance angle of the light within the transparent substrate would also be a design consideration for correct operation of the system throughout the range of cell entrance angles. Once coupled within the thin-film, the propagation will be highly attenuating due to the absorption of the radiation and its conversion to electricity by generating carriers within the thin-film. The longitudinal propagation of the light coincident with the longitudinal PN junction would help maximize light con version efficiency. The resulting electric power would be collected by contacts 1 and 2. The structure also allows for light coupling layers that can help lower reflections that can lower the coupled light energy within the active area of the thin-film solar cell. In a specific embodiment, the wave guide can be operable in a multi-mode or single mode. Additionally, the wave can be made using an internal material to cause a difference in refractive index for internal reflection of incoming light according to a specific embodiment. In a preferred embodiment a thin layer of silicon germanium can be sandwiched within a silicon structure to improve and even optimize light confinement to a region (e.g., central region) of one or more photovoltaic regions. Of course there can be other variations, modifications, and alternatives.
[0095] Figures 22-24 illustrate alternative single junction silicon cell configurations according to embodiments of the present invention. This diagram is merely an example, which should not unduly limit the scope of the claims herein. One of ordinary skill in the art would recognize other variations, modifications, and alternatives. As shown, the device 2200 has a handle substrate comprising a handle substrate surface region. In a specific embodiment, the handle substrate can be glass, glass ceramic, quartz, or any of the materials described herein as well as outside of the specification as known to one of ordinary skill in the art. In a specific embodiment, the device has an interface material overlying the handle substrate surface region to improve and/or even optimize one or more of the bond, optical, and reflective properties. In a specific embodiment, the interface material can be a thin layer of dielectric material, such as silicon dioxide, or metal layer, such as tungsten, aluminum, platinum, titanium, or other types of glue layers. In a specific embodiment, the interface layer is transparent or optically transparent such as indium tin oxide, commonly called ITO. Of course, there can be other variations, modifications, and alternatives.
[0096] In a specific embodiment, the device includes a layer transferred film overlying the interface material. In a specific embodiment, the layer transferred layer can be a single crystal silicon material, single crystal germanium material, or others. Depending upon the embodiment, the layer can be provided using a layer transfer technique. As merely an example, such layer transfer technique can be those called the Nanocleave^(TM) process of Silicon Genesis Corporation of Santa Clara, California, the SmartCut^(TM) process of Soitec SA of France, and the Eltran^(TM) process of Canon Inc. of Tokyo, Japan, any like processes, and others. Of course, there may be other variations, modifications, and alternatives.
[0097] Referring again to Figure 22, the device includes a deposited thickness of single crystal silicon or single crystal germanium material having one or more defects therein. In a specific embodiment, the deposited thickness of single crystal silicon or single crystal germanium has a P-type material overlying the layer transferred film and an N-type material overlying the P-type material. As shown, the P-type material includes has a P+ type material for contacting purpose and an overlying P-type material as the light absorbing region. In a specific embodiment, the deposited layer has a thickness ranging from about 1 μm to about 50 μm but can be others. As shown, electromagnetic radiation from the sun or other energy sources can be provided overlying the N-type material. Of course, there can be other variations, modifications, and alternatives.
[0098] Referring now to Figure 23, the device 2300 has a handle substrate comprising a handle substrate surface region. In a specific embodiment, the handle substrate can be glass, glass ceramic, quartz, or any of the materials described herein as well as outside of the specification as known to one of ordinary skill in the art. In a specific embodiment, the device has an interface material overlying the handle substrate surface region. In a specific embodiment, the interface material can be any suitable type of material and/or materials that facilitate bonding or joining of the layer transferred layer overlying the handle substrate. In a specific embodiment, the interface material can be a thin layer of dielectric material, such as silicon dioxide, or metal layer, such as tungsten, aluminum, platinum, titanium, or other types of glue layers. In a specific embodiment, the interface layer is transparent or optically transparent such as indium tin oxide, commonly called ITO. Of course, there can be other variations, modifications, and alternatives.
[0099] In a specific embodiment, the device includes a layer transferred film overlying the interface material. In a specific embodiment, the layer transferred layer can be a single crystal silicon material, single crystal germanium material, or others. Depending upon the embodiment, the layer can be provided using a layer transfer technique. As merely an example, such layer transfer technique can be those called the Nanocleave^(TM) process of Silicon Genesis Corporation of Santa Clara, California, the SmartCut^(TM) process of Soitec SA of France, and the Eltran^(TM) process of Canon Inc. of Tokyo, Japan, any like processes, and others. Of course, there may be other variations, modifications, and alternatives.
[0100] Referring again to Figure 23, the device includes a deposited thickness of single crystal silicon or single crystal germanium material having one or more defects therein. In a specific embodiment, the deposited thickness of single crystal silicon or single crystal germanium has an N-type material for the junction and related external contact overlying the layer transferred film and a P-type material overlying the N-type material. As shown, the P- type material includes has a P+ type material overlying the P-type material, which is overlying the N-type material. In a specific embodiment, the deposited layer has a thickness ranging from about 1 μm to about 50 μm but can be others. As shown, electromagnetic radiation from the sun or other energy sources can be provided overlying the P+-type material. Alternatively, electromagnetic radiation can also be provided on a backside surface of the handle substrate, which passes the electromagnetic radiation to overlying photovoltaic regions. Of course, there can be other variations, modifications, and alternatives.
[0101] Referring now to Figure 24, the device 2400 has a handle substrate comprising a handle substrate surface region. In a specific embodiment, the handle substrate can be glass, quartz, glass ceramic, or any of the materials described herein as well as outside of the specification as known to one of ordinary skill in the art. In a specific embodiment, the device has an interface material overlying the handle substrate surface region. In a specific embodiment, the interface material can be a thin layer of dielectric material, such as silicon dioxide, or metal layer, such as tungsten, aluminum, platinum, titanium, or other types of glue layers. In a specific embodiment, the interface layer is transparent or optically transparent such as indium tin oxide, commonly called ITO. Of course, there can be other variations, modifications, and alternatives.
[0102] In a specific embodiment, the device includes a layer transferred film overlying the interface material. In a specific embodiment, the layer transferred layer can be a single crystal silicon material, single crystal germanium material, or others. Depending upon the embodiment, the layer can be provided using a layer transfer technique. As merely an
example, such layer transfer technique can be those called the Nanocleave^(TM) process of Silicon Genesis Corporation of Santa Clara, California, the SmartCut TM process of Soitec SA of France, and the Eltran^(TM) process of Canon Inc. of Tokyo, Japan, any like processes, and others. Of course, there may be other variations, modifications, and alternatives.
[0103] Referring again to Figure 24, the device includes a deposited thickness of single crystal silicon or single crystal germanium material having one or more defects therein. In a specific embodiment, the deposited thickness of single crystal silicon or single crystal germanium has a P+ type material as an electrical contact overlying the layer transferred film and a P-type material as the light absorber region overlying the P+ type material. In a specific embodiment, the P-type material has an overlying amorphous silicon layer, which is an interface layer, and an N+ type material overlying the amorphous silicon material serving as an emitter to form the electrical photovoltaic PN junction of the cell. In a specific embodiment, the N+ type material is also amorphous in characteristic. In a specific embodiment, the deposited layer has a thickness ranging from about 1 μm to about 50 μm but can be others. As shown, electromagnetic radiation from the sun or other energy sources can be provided overlying the P+-type material. Alternatively, electromagnetic radiation can also be provided on a backside surface of the handle substrate, which passes the electromagnetic radiation to overlying photovoltaic regions. Of course, there can be other variations, modifications, and alternatives.
[0104] Figure 25 illustrates a dual junction solar cell device according to an alternative embodiment of the present invention. This diagram is merely an example, which should not unduly limit the scope of the claims herein. One of ordinary skill in the art would recognize other variations, modifications, and alternatives. As shown, the device includes a handle substrate comprising a handle substrate surface region. In a specific embodiment, the handle substrate can be glass, quartz, glass ceramic, or any of the materials described herein as well as outside of the specification as known to one of ordinary skill in the art. In a specific embodiment, the device can have an interface material overlying the handle substrate surface region. In a specific embodiment, the interface material can be a thin layer of dielectric material, such as silicon dioxide, or metal layer, such as tungsten, aluminum, platinum, titanium, or other types of glue layers. In a specific embodiment, the interface layer is transparent or optically transparent such as indium tin oxide, commonly called ITO. Of course, there can be other variations, modifications, and alternatives.
[0105] In a specific embodiment, the device has a first thickness of silicon or germanium material layer transferred to the handle substrate surface region of the handle substrate. The device also has a cleaved surface region provided from the first thickness of silicon or germanium material. Depending upon the embodiment, the layer can be provided using a layer transfer technique. As merely an example, such layer transfer technique can be those called the Nanocleave^(TM) process of Silicon Genesis Corporation of Santa Clara, California, the SmartCut^(TM) process of Soitec SA of France, and the Eltran^(TM) process of Canon Inc. of Tokyo, Japan, any like processes, and others. Of course, there may be other variations, modifications, and alternatives.
[0106] In a specific embodiment, the device also has a deposited first single crystal silicon or germanium material, provided using a process selected from at least glow discharge, plasma, photo-enhanced or thermal CVD and a silane and/or germane species, overlying the cleaved surface to thicken the first thickness of silicon or germanium material. In a specific embodiment, the thickened layer can be composed of a P-type and N-type material or an N- type and P-type material or any other combinations, which form a photovoltaic material. Additionally, the device can also include other combinations of P-type and N-type material to form additional photovoltaic devices overlying a first photovoltaic device according to a specific embodiment.
[0107] In a preferred embodiment, the device also has a deposited second material overlying a backside region of the handle substrate to form a poly or amorphous material overlying the backside region of the handle substrate. In a preferred embodiment, the handle substrate is loaded into a batch reactor, which allows for each of the sides of the handle substrate to be exposed. As single crystal material forms on the layer transferred single crystal material, an amorphous or polycrystalline material forms on a backside of the handle substrate according to a specific embodiment. Alternatively, a second layer transferred single crystal material can be provided on the backside of the handle substrate according to a specific embodiment. Such second layer can serve as a seed material for a second single crystal material formed overlying the second layer transferred onto the backside of the handle substrate. Of course, there can be other variations, modifications, and alternatives.
[0108] Figure 26 illustrates a triple junction solar cell according to an alternative embodiment of the present invention. This diagram is merely an example, which should not unduly limit the scope of the claims herein. One of ordinary skill in the art would recognize other variations, modifications, and alternatives. As shown, the device includes a handle substrate comprising a handle substrate surface region. In a specific embodiment, the handle substrate can be glass, quartz, glass ceramic, or any of the materials described herein as well as outside of the specification as known to one of ordinary skill in the art. In a specific embodiment, the device can have an interface material overlying the handle substrate surface region. In a specific embodiment, the interface material can be a thin layer of dielectric material, such as silicon dioxide, or metal layer, such as tungsten, aluminum, platinum, titanium, or other types of glue layers. In a specific embodiment, the interface layer is transparent or optically transparent such as indium tin oxide, commonly called ITO. Of course, there can be other variations, modifications, and alternatives.
[0109] In a specific embodiment, the device has a first thickness of silicon or germanium material layer transferred to the handle substrate surface region of the handle substrate. The device also has a cleaved surface region provided from the first thickness of silicon or germanium material. Depending upon the embodiment, the layer can be provided using a layer transfer technique. As merely an example, such layer transfer technique can be those called the Nanocleave^(TM) process of Silicon Genesis Corporation of Santa Clara, California, the SmartCut^(TM) process of Soitec SA of France, and the Eltran^(TM) process of Canon Inc. of Tokyo, Japan, any like processes, and others. Of course, there may be other variations, modifications, and alternatives.
[0110] In a specific embodiment, the device also has a deposited first single crystal silicon or germanium material, provided using a process selected from at least glow discharge, plasma, photo-enhanced or thermal CVD and a silane and/or germane species, overlying the cleaved surface to thicken the first thickness of silicon or germanium material. In a specific embodiment, the thickened layer can be composed of a P-type and N-type material or an N- type and P-type material or any other combinations, which form a photovoltaic material. Additionally, the device can also include other combinations of P-type and N-type material to form additional photovoltaic devices overlying a first photovoltaic device according to a specific embodiment. In a preferred embodiment, as shown, the device includes a second photovoltaic device overlying the first photovoltaic device.
[0111] In a specific embodiment, the device also has a deposited second material overlying a backside region of the handle substrate to form a poly or amorphous material overlying the backside region of the handle substrate. In a preferred embodiment, the handle substrate is loaded into a batch reactor, which allows for each of the sides of the handle substrate to be exposed. As single crystal material forms on the layer transferred single crystal material, an amorphous or polycrystalline material forms on a backside of the handle substrate according to a specific embodiment. Alternatively, a second layer transferred single crystal material can be provided on the backside of the handle substrate according to a specific embodiment. Such second layer can serve as a seed material for a second single crystal material formed overlying the second layer transferred onto the backside of the handle substrate. In further embodiments, the device can include other combinations of photovoltaic devices overlying the backside of the handle substrate. Of course, there can be other variations, modifications, and alternatives.
[0112] As noted and further described herein, the devices illustrate a benefit of using a batch furnace deposition process that can deposit both side of the handle substrate simultaneously. In Figure 25 and 26, the top of the handle substrate grows single-crystal SiGe alloy and a top silicon thickness to develop a dual junction solar cell where the top silicon cell is the highest band-gap cell for maximizing efficiency in converting the blue and visible spectrum while the smaller band-gap SiGe junction then efficiently absorbs the longer wavelengths towards the infrared (IR) portion of the spectrum.
[0113] In a specific embodiment, the device has a concurrent backside layer simultaneously deposited on the backside of the glass. Since there was no single-crystal layer-transferred film template and therefore no ability to re-grow in a single-crystal manner, the material is amorphous or polycrystalline in structure. This feature can be advantageously utilized since it is well known that amorphous phases of silicon and silicon-germanium alloys is more absorbing in the infrared. This backside junction can therefore serve as an efficient additional collection junction to absorb the residual IR spectrum not absorbed by the first two junctions. The light passes through the glass and is absorbed by this bottom junction. Electrical connection of the cells can be externally connected in either independently, in series or in parallel connection to yield an overall triple-junction photovoltaic cell. The combined effect of this configuration can be to improve the available net conversion efficiency from 18-24% achievable with a silicon single-junction cell to 25-35% or more. The deposition of III-V or II- VI alloys are also possible to create a multi-junction high efficiency solar cell. Of course, there can be other variations, modifications, and alternatives.
[0114] In alternative embodiments, the device can also include interconnect regions and/or other features. As an example, via structures can be formed in the handle substrate to interconnect a first photovoltaic device formed on a first side to a second photovoltaic device formed on a second side of the handle substrate. In a specific embodiment, the via structures can be grooves or openings within the handle substrate. Such grooves and/or openings are filled with a conductive material to electrically connect a first electrode member of the first photovoltaic device with a first electrode member of the second photovoltaic device according to a specific embodiment. In other embodiments, each of the photovoltaic devices can be coupled to each other electrically by a connection device coupled to a peripheral region of each of the photovoltaic devices. For example, the peripheral connection can be made with a wraparound deposition to contact the two inner junction contacts together. In yet other embodiments, the device can include a combination of via structures and peripheral connections. Of course, there can be other variations, modifications, and alternatives.
[0115] In a specific embodiment, the present invention provides a method of fabricating substrates for photovoltaic materials, e.g., solar cells. The method includes providing a donor substrate, e.g., single crystal silicon substrate, single crystal germanium substrate, silicon germanium substrate, and others. In a preferred embodiment, the donor substrate includes a cleave region, a surface region, and a first thickness of silicon material defined between the cleave region and the surface region. The method includes transferring the first thickness of silicon material to a handle substrate surface region of a handle substrate to detach a portion of the donor substrate within a vicinity of the cleave region. The method couples (e.g., joins or bonds) the surface region to the handle substrate surface region of the handle substrate to cause formation of a cleaved surface region overlying the first thickness of silicon material. The method includes supplying a gas including a silane species into a reaction chamber, such as an electron cyclotron resonance ("ECR") plasma deposition system or other suitable plasma based systems. In a preferred embodiment, the method uses the silane species within the reaction chamber. As an example, the method reacts a gas including a silane species to cause deposition using one or more of gas reaction techniques including plasma enhanced chemical vapor deposition, commonly called PECVD, low energy plasma enhanced chemical vapor deposition, commonly called LE-PECVD, and others. As used in the present specification, the term "PECVD" should be construed by ordinary meaning and will include, without limitation, inductively coupled plasma deposition, capacitively coupled plasma deposition, and others. The method includes forming a second thickness of material, using the silane species, overlying the first thickness of silicon material. Depending upon the embodiment, the method includes treating the second thickness of material with a thermal treatment process to crystallize the second thickness of silicon material. Depending upon the embodiment, other silane species could also be used. In a specific embodiment, selection of the particular silane species depends on a desired or allowable temperature, pressure, and dilution of the silane species during deposition, achievable deposition rate at these conditions, and the resultant deposited film quality. In a specific embodiment, the method uses monosilane SiH4 gas mixed with H2 (hydrogen) gas at a suitable dilution rate. . In yet another specific embodiment, the method uses monosilane SiH4 gas mixed with H2 and Helium gas at a suitable dilution rate. Of course, there can be other variations, modifications, and alternatives.
[0116] Numerous benefits are achieved over pre-existing techniques using the present invention. In particular, the present invention uses controlled energy and selected conditions to preferentially cleave a thin photovoltaic film onto a glass substrate according to a specific embodiment. In a specific embodiment, the present method and device provides a very high quality photovoltaic material on glass, which can be used as a portion of the packaging material. In a preferred embodiment, the present method and structure provide for single crystal silicon for providing efficient power using photovoltaic cells. Additionally, the present method provides for a high growth rate thickening process, which has desirable thermal features according to a specific embodiment. That is, the method can provide for deposition of material, which can be crystal or crystallized, without damaging a glass handle substrate material according to a specific embodiment. In other embodiments, the method allows for formation of photovoltaic materials on a front-side and back-side of a substrate member. Depending upon the embodiment, one or more of these benefits may be achieved. These and other benefits may be described throughout the present specification and more particularly below.
[0117] In conclusion, an embodiment of a method in accordance with the present invention for fabricating substrates for photovoltaic materials, includes providing a donor substrate, which has a cleave region, a surface region, and a first thickness of crystalline material (e.g., single crystal silicon, single crystal germanium, silicon germanium) defined between the cleave region and the surface region. As an example, the method includes transferring the first thickness of silicon material to a handle substrate surface region of a handle substrate, e.g., glass, quartz, glass ceramic, optical transparent material. The method detaches a portion
of the donor substrate within a vicinity of the cleave region and to couple the surface region to the handle substrate surface region of the handle substrate to cause formation of a cleaved surface region overlying the first thickness of silicon material. The method includes reacting a gas including a silane species to form a deposition using one or more of gas reaction methods including glow discharge, plasma, photo-enhanced or thermal CVD. The method supplies a gas including a silane species into a reaction chamber to form a glow discharge using the silane species in the reaction chamber. In a preferred embodiment, the method includes depositing material using a plasma, glow discharge or thermal CVD including the silane species overlying the cleaved surface to thicken the first thickness of silicon material at a deposition rate equal to or greater than a solid phase epitaxial re-growth rate of the material to crystallize the material overlying the first thickness of silicon material.
[0118] An alternative embodiment of a method of fabricating substrates for photovoltaic materials, e.g., solar cells, includes providing a donor substrate, e.g., single crystal silicon substrate, single crystal germanium substrate, silicon germanium substrate, and others. In a preferred embodiment, the donor substrate includes a cleave region, a surface region, and a first thickness of silicon material defined between the cleave region and the surface region. The method includes transferring the first thickness of silicon material to a handle substrate surface region of a handle substrate to detach a portion of the donor substrate within a vicinity of the cleave region. The method couples (e.g., joins or bonds) the surface region to the handle substrate surface region of the handle substrate to cause formation of a cleaved surface region overlying the first thickness of silicon material. The method includes supplying a gas including a silane species into a reaction chamber, such as an electron cyclotron resonance ("ECR") plasma deposition system or other suitable plasma based systems. As an example, the method reacts a gas including a silane species to cause deposition using one or more of gas reaction techniques including plasma enhanced chemical vapor deposition, commonly called PECVD and others. The method includes forming a second thickness of material, using the silane species, overlying the first thickness of silicon material.
[0119] According to embodiments of the present invention, techniques related to the manufacture of photovoltaic material are provided. More particularly, the invention provides a technique including a method and a structure for multi-layered substrate structures for the fabrication of solar cells devices using layer transfer techniques. But it will be recognized that the invention has a wider range of applicability; it can also be applied to other types of substrates for three-dimensional packaging (e.g., wafer scale) of integrated semiconductor devices, photonic devices, piezoelectronic devices, flat panel displays, microelectromechanical systems ("MEMS"), nano-technology structures, sensors, actuators, solar cells, biological and biomedical devices, and the like.
[0120] Figure 27 illustrates a method 2700 for fabricating solar cells for a solar module according to an embodiment of the present invention. The method may be summarized as follow:
1 Provide (step 2701) a semiconductor substrate, e.g., silicon, germanium, a silicon-germanium alloy, gallium arsenide, any Group III/V materials, and others;
2. Form a cleave plane (step 2703) (including a plurality of particles, deposited material, or any combination of these, and the like) to define a first thickness of silicon material (step 2705);
3. Transfer the first thickness of material to a releasable material overlying a silicon support member (step 2707);
4. Form a second thickness of material overlying the first thickness of material to form a total thickness of material overlying the releasable of material (step 2709);
5. Form a first photovoltaic cell surface in first portions (e.g., first side) of the total thickness of material (step 2711);
6. Form a surface region overlying the first photovoltaic cell surface;
7. Attach to a carrier member (step 2713) to the surface region of the first photovoltaic cell surface;
7. Remove the silicon support member including the releasable material (step 2715) to expose second portions of the total thickness of material;
8. Form a second photovoltaic cell surface in second portions (e.g., second side) of the total thickness of material (step 2717);
9. Perform other processes (step 2719) ;
10. Form solar modules (step 2721), and
11. Stop.
[0121] The above sequence of steps provides a method to fabricate photovoltaic cells in a semiconductor substrate according to an embodiment of the present invention. As shown, the method uses a combination of steps including a way of forming photovoltaic cells for further processing into solar modules. In a specific embodiment, a support member substrate provides a releasable substrate for a thickness of semiconductor material. Preferably, the support member is a thin substrate that remains on the total thickness of semiconductor material throughout the processing. The support member is re-usable in a specific embodiment. A donor substrate may be selectively removed and/or cleaved while the thickness of semiconductor material is transferred to another substrate structure, e.g., the support member, according to a specific embodiment. Other alternatives can also be provided where steps are added, one or more steps are removed, or one or more steps are provided in a different sequence without departing from the scope of the claims herein. Further details of the present method can be found throughout the present specification and more particularly below.
[0122] Figures 28 through 39 illustrate a simplified method for fabricating photovoltaic cells in a layer transferred substrate according to embodiments of the present invention. These diagram are merely examples that should not unduly limit the scope of the claims herein. One of ordinary skill in the art would recognize other variations, modifications, and alternatives. As shown the method includes providing a semiconductor substrate 200 or donor substrate member. Examples of the semiconductor substrate may include silicon, germanium, alloys such as silicon germanium, III-V materials such as gallium arsenide and the like. Depending on the embodiment, the semiconductor substrate may be made of single material, or a combination of various layers. Of course there can be other variations, modifications, and alternatives.
[0123] In a specific embodiment, the semiconductor substrate includes a first thickness of material 281 and a surface region 2803. In a preferred embodiment, the semiconductor substrate also includes a cleave region 2805, which defines the thickness of semiconductor material within a thickness 2807 of the semiconductor substrate. The first thickness of material may include a plurality of particles, deposited material, or any combination of these, and the like. In a specific embodiment, the thickness of semiconductor material is crystalline silicon (e.g., single crystal silicon), which can include an overlying epitaxial silicon layer. In a specific embodiment, the silicon surface region 2803 may have a thin layer of oxide such as silicon dioxide. Of course, there can be other variations, modifications, and alternatives.
[0124] Depending upon the embodiment, the cleave region can be formed using a variety of techniques. That is, the cleave region can be formed using any suitable combination of implanted particles, deposited layers, diffused materials, patterned regions, and other techniques. In a specific embodiment, the method introduces certain energetic particles using an implant process through a top surface of the semiconductor substrate, which can be termed a donor substrate, to a selected depth, which defines the thickness of the semiconductor material region, termed the "thin film" of material. A variety of techniques can be used to implant the energetic particles into a single crystal silicon wafer according to a specific embodiment. These techniques include ion implantation using, for example, beam line ion implantation equipment manufactured from companies such as Applied Materials, Inc. and others. Alternatively, implantation occurs using a plasma immersion ion implantation ("PlTI") technique, ion shower, and other mass and non-mass specific techniques can be particularly effective for larger surface regions according to a specific embodiment. Combination of such techniques may also be used. Of course, techniques used depend upon the application.
[0125] Depending upon the application, smaller mass particles are generally selected to reduce a possibility of damage to the material region according to a preferred embodiment. That is, smaller mass particles easily travel through the substrate material to the selected depth without substantially damaging the material region that the particles traverse through. For example, the smaller mass particles (or energetic particles) can be almost any charged (e.g., positive or negative) and or neutral atoms or molecules, or electrons, or the like. In a specific embodiment, the particles can be neutral and or charged particles including ions such as ions of hydrogen and its isotopes, rare gas ions such as helium and its isotopes, and neon, or others depending upon the embodiment. The particles can also be derived from compounds such as gases, e.g., hydrogen gas, water vapor, methane, and hydrogen compounds, and other light atomic mass particles. Alternatively, the particles can be any combination of the above particles, and or ions and or molecular species and or atomic species. The particles generally have sufficient kinetic energy to penetrate through the surface to the selected depth underneath the surface.
[0126] Using hydrogen as the implanted species into the silicon wafer as an example, the implantation process is performed using a specific set of conditions. Implantation dose ranges from about 1015 to about 1018 atoms/cm2, and preferably the dose is greater than about 1016 atoms/cm2. Implantation energy ranges from about 1 KeV to about 1 MeV, and is generally about 50 KeV. Implantation temperature ranges from about -20 to about 600 Degrees Celsius, and is preferably less than about 400 Degrees Celsius to prevent a possibility of a substantial quantity of hydrogen ions from diffusing out of the implanted silicon wafer and annealing the implanted damage and stress. The hydrogen ions can be selectively introduced into the silicon wafer to the selected depth at an accuracy of about ±0.03 to ±0.05 microns. Of course, the type of ion used and process conditions depend upon the application.
[0127] Effectively, the implanted particles add stress or reduce fracture energy along a plane parallel to the top surface of the substrate at the selected depth. The energies depend, in part, upon the implantation species and conditions. These particles reduce a fracture energy level of the substrate at the selected depth. This allows for a controlled cleave along the implanted plane at the selected depth. Implantation can occur under conditions such that the energy state of the substrate at all internal locations is insufficient to initiate a nonreversible fracture (i.e., separation or cleaving) in the substrate material. It should be noted, however, that implantation does generally cause a certain amount of defects (e.g., micro- detects) in the substrate that can typically at least partially be repaired by subsequent heat treatment, e.g., thermal annealing or rapid thermal annealing. Of course, there can be other variations, modifications, and alternatives.
[0128] Referring to Figure 29, the method joins (2900) the surface region of the semiconductor substrate to a support member substrate 2901. In a specific embodiment, the support member substrate can be made from a suitable material. In a preferred embodiment, the support member can be made of a similar material as the thickness of material, which is substantially crystalline to match thermal and structural characteristics. That is, the support member substrate can be made of a silicon wafer such as a single silicon wafer, an epitaxial wafer or a layer transferred silicon (e.g., a layer transferred silicon on insulator substrates) according to a specific embodiment. In alternative embodiments, the support member can also be formed of multi-layers, composites, or other materials. Additionally, the support member can also be formed of a dielectric material (e.g., glass, quartz) or metal materials, including any combination of these, and others according to a specific embodiment. Of course there can be other modifications, variations, and alternatives.
[0129] As shown, the support member has a surface region 2903, a bottom portion 2905, and a determined thickness 2907. In a preferred embodiment, the surface region of the support member is characterized by a bondable but releasable material. In a preferred embodiment, the surface region is characterized by a low surface roughness but a higher underlying surface material to surface material roughness, which facilities bonding but is also releasable under other conditions. In a specific embodiment, the term "low" should be interpreted by a meaning consistent with one or ordinary skill in the art to achieve the desired function described herein. In yet another preferred embodiment, the surface region is characterized by a surface roughness, which facilities bonding but is also releasable under other conditions. In this specific embodiment, the surface roughness is provided on an oxide material overlying a silicon support member. The oxide material has a surface roughness ranging from about 3 Angstroms RMS to about 100 Angstroms RMS. These and other roughness points are to be understood as being measured using an Atomic Force Microscope (AFM) with a measurement area of about 10 microns by 10 microns. In yet another embodiment, the silicon surface roughness can be of the range mentioned above while the oxide surface has a smoother surface to allow for a more complete bond surface. Of course, there can be other variations, modifications, and alternatives.
[0130] In alternative embodiments, the surface roughness may be provided by a porous material. As an example, the porous material can be silicon that is porous and has an average pore size of about 10-1000 nm and less. Other types of porous materials can also be used. In still other embodiments, the releasable material can be a glue layer, which is releasable, or other types of materials having intrinsic and/or spatial characteristics that facilitate bonding but is releasable. Another releasable material can be a material in which a high temperature process such as during the epitaxial growth process step can reduce the bonding energy by a phase change or material change within the release layer, thereby allowing the low- temperature layer-transfer to occur, yet making a post-epitaxial release of the support member. In a specific embodiment, the surface region of the support member will be joined or bonded with the surface region 203 provided on the donor substrate 200. Like reference numerals are used in this figure and others, but not intended to be limiting the scope of the claims herein. Further details of the joining or bonding process can be found throughout the present specific specification and more particularly below.
[0131] In a specific embodiment, the bonding process occurs by joining the surfaces of donor substrate and the support member substrate after an optional plasma activation process. The optional plasma activation process depends on the substrates used. Such plasma activation process may clean or activate the surface regions of the substrates. In silicon substrate as an example, the plasma activation process may be provided, for example, using a nitrogen bearing plasma at temperatures ranging from 20 0C to 40 0C. Preferably the plasma activation process is carried in a dual frequency plasma activation system manufactured by Silicon Genesis Corporation of San Jose, California. Of course there can be other variations, modification and alternatives, which have been described herein, as well as outside of the present specification.
[0132] Each of these substrates are bonded together to form a bonded substrate structure 400 as shown in Figure 30 according to a preferred embodiment. As shown, the donor substrate has been bonded to the support member substrate. Preferably, the substrates are bonded using an EVG 850 bonding tool manufactured by Electronic Vision Group or other like processes for substrate sizes such as 200mm or 300mm diameter wafers. Other types of tools such as those manufactured by Karl Suss may also be used. Of course, there can be other variations, modifications, and alternatives. Preferably, bonding between the support member substrate and the donor substrate is temporary but reliable enough for performing one or more high temperature processing steps, but can be released during a subsequent step, which will be described further below. That is, the bonding is temporary and can be released. Of course, there can be other variations, modifications, and alternatives.
[0133] Accordingly, after bonding, the bonded substrate structure is subjected to a first thermal treatment according to a specific embodiment. The first thermal treatment may be a bake treatment using heating elements such as a thermal plate coupled to the handle substrate in a specific embodiment. In an alternative embodiment, the first thermal treatment may be a bake treatment using heating elements such as a thermal plate coupled to the donor substrate. The first thermal treatment provides a temperature gradient through a portion of a thickness of the donor substrate and a portion of the handle substrate. Additionally, the first thermal treatment maintains the bonded substrate structures at a predetermined temperature and for a predetermined time. Preferably, the temperature ranges from about 200 or 250 Degrees Celsius to about 400 Degrees Celsius and is preferably about 350 Degrees Celsius for about 1 hour or so for a silicon donor substrate and the support member substrate to attach to each other according to the preferred embodiment. Depending upon the specific application, there can be other variations, modifications, and alternatives.
[0134] In a specific embodiment, the substrates are joined or fused together using a low temperature thermal step. The low temperature thermal process generally ensures that the implanted particles do not place excessive stress on the material region, which can produce an uncontrolled cleave action. In a specific embodiment, the low temperature bonding process occurs by a self-bonding process. Alternatively, a variety of other low temperature techniques can be used to join the donor substrate surface regions to the support member substrate. For instance, an electro-static bonding technique can be used to join the two substrates together. In particular, one or both substrate surface(s) is charged to attract to the other substrate surface. Additionally, the donor substrate surface can be fused to the support member substrate using a variety of other commonly known techniques. Of course, the technique used depends upon the application.
[0135] Referring to Figure 31 , the method includes initiating a cleaving process using energy 3101 provided in a selected portion of the cleave plane to detach 3103 the first thickness of semiconductor material from the donor substrate, while the first thickness of semiconductor material remains joined to the support member substrate. Depending on the specific embodiment, there can be certain other variations. For example, the cleaving process can be a controlled cleaving process using a propagating cleave front to selectively free the thickness of material from the donor while the thickness of material remained joined to the support member substrate. Alternative cleaving techniques can also be used. Such techniques include but not limited to those called a Nanocleave^(TM) process of Silicon Genesis Corporation of San Jose, California, a thermal release such as used by the SmartCut^(TM) process of Soitec SA of France, and a porous silicon cleaving layer such as used by the Eltran^(TM) process of Canon Inc. of Tokyo, Japan, any like processes, and others. The method then removes remaining portion of the donor substrate, which has provided the first thickness of material to the support member substrate according to a specific embodiment. The remaining portion of the donor substrate 3105 may be used as another donor substrate according to a preferred embodiment.
[0136] As shown in Figure 32, the method provides a resulting bonding structure 3200. The resulting bonding structure includes an overlying thickness of semiconductor material. In a specific embodiment, the method subjects the resulting bonding structure to a bonding process to form a substantially permanent bond between the thickness of semiconductor material and the semiconductor support member for subsequent processing, but is also releasable. In a preferred embodiment, the bonding process includes a thermal treatment. The thermal treatment can be a suitable rapid thermal process, rapid thermal process using laser irradiation, or the like. In a specific embodiment, the thermal treatment includes irradiating the resulting bonding structure using a light source (e.g., monochromatic, flash lamp, or other suitable source). Of course, there can be other variations, modifications, and alternatives.
[0137] As shown in Figure 32, the method also subjects the resulting bonding structure to a surface preparation process 3201. Such surface preparation process may include plasma activation or a plasma cleaning, an etch step, a polishing step or a combination in certain embodiments. In a specific embodiment, the surface preparation provides for a desired surface characteristic to thickening the layer transferred material using a deposition and/or forming process. For example, the post-cleave surface may have a layer of limited roughness with some defective material that should be removed to optimize and/or improve the epitaxial film quality. Of course, there can be other variations, modifications, and alternatives.
[0138] Referring to Figure 33, the method includes forming a thickened surface layer overlying the first thickness of semiconductor material to form a total thickness of material 3300. In a specific embodiment, the thickened surface layer may be formed using an epitaxial process and/or other deposition processes. These processes can include plasma- enhanced CVD (PECVD), thermal CVD, photocatalyzed CVD, glow discharge CVD, Hotwire/catalytic CVD, and others. These processes can form a suitable single crystal silicon or like material either directly or in combination with other steps such as anneals according to specific embodiments. As merely an example, the material can be single-crystal silicon, amorphous silicon, polycrystalline silicon, germanium and silicon germanium alloy. For example, amorphous silicon could advantageously allow for solid-phase epitaxial growth of single-crystal silicon using the underlying transferred thickness of silicon material as a template. Another method that can increase the effective rate of silicon material deposition is to spray or coat the surface with silicon nanoparticles (advantageously amorphous silicon) which can be thermally treated to produce single-crystal silicon using the underlying transferred thickness of silicon material as a template. This can be applied dry or using a liquid that would be eliminated during subsequent processing. Polycrystalline silicon and other materials may also allow single-crystal regrowth through a rapid-thermal anneal liquid phase step using appropriate treatments such as laser anneals, flash thermal treatments and the like. Other epitaxial processes such as PECVD or thermal CVD could be used to grow single-crystal silicon directly onto the layer-transferred silicon film. In a specific embodiment, the thickened surface layer, including the transferred thickness of silicon material may range from about 50 μm to about 200 μm. In other embodiments, the thickened material can be provided using a tri-silane species, such as those described in U.S. Provisional Number 60/822,473 (Attorney Docket Number 18419-021600US), commonly assigned, and hereby incorporated by reference for all purposes. Of course, there can be other variations, modifications, and alternatives.
[0139] In a specific embodiment, the transferred material is thickened using an amorphous silicon layer to form a thickened material layer. In a specific embodiment, the amorphous silicon layer is deposited using application of nanoparticles (e.g., amorphous silicon, crystalline silicon, polysilicon, or combinations of these), which are later subjected to a thermal treatment to cause formation of a sheet of thickened material. Alternatively, the amorphous silicon layer can be formed using physical vapor deposition or chemical vapor deposition (e.g., plasma enhanced) at low temperature according to a specific embodiment. In a specific embodiment, the amorphous silicon layer, which has been deposited is maintained at a temperature greater than 800 Degrees Celsius to form crystalline silicon. Preferably the thickened material has a desired coefficient of thermal expansion match with the releasable substrate material. In another specific embodiment, the transferred material is thickened by a high-temperature CVD using silane or a chlorosilane species such as SiC14, dichlorosilane, or trichlorosilane or other suitable combinations and the like. Of course, there can be other variations, modifications, and alternatives.
[0140] As shown in Figure 34, depending upon the embodiment, a first portion of total thickness of material layer 3405 can be subjected to impurities to form at least one first photovoltaic cell processed surface. In a specific embodiment, the impurities can be in-situ doped during the thickening step, diffused, and/or implanted using ion beams, plasma immersion implantation, or conventional implantation techniques. The at least one first photovoltaic cell surface comprise impurity regions such as P-type and N-type impurities to provide for a p-n junction or multiple p-n junctions according to a specific embodiment. Of course, there can be other variations, modifications, and alternatives.
[0141] As shown in Figure 34, the method forms a first contact layer 3401 overlying the first portion of the thickened material layer which has at least one first photovoltaic cell surface formed therein. The first contact layer can be made of a suitable transparent conductive material such as ITO and the like. Other materials may also be used. In a preferred embodiment, the contact layer is patterned to form a plurality of electrodes which couples to each of the first photovoltaic cells. If the photovoltaic cell is to be illuminated from the opposite side, the contact can be opaque to transmission and preferably highly reflective to help maximize and/or improve light collection efficiency by allowing a return path through the cell. Texturing the surface to further optimize efficiency is also well known by converting the light from specular to Lambertian within the cell to cause multiple internal reflections with better overall light absorption and conversion. Of course, there can be other variations, modifications, and alternatives.
[0142] In a specific embodiment, the method also forms a first planarized dielectric layer 3501 having a surface region 3503 overlying the patterned contact layer including the first photovoltaic cells as shown in Figure 35. The dielectric layer may include material such as silicon dioxide deposited using a CVD process and the like. In a specific embodiment, the dielectric layer is substantially optically transparent to allow for electromagnetic radiation to traverse through the dielectric layer or layers. Of course there can be other variations, modifications, and alternatives.
[0143] As shown in Figure 36, the method includes attaching a carrier member 3601 to the surface region of the first dielectric layer. The carrier member may be made of material such as glass, quartz, polymer, or a plastic material in a specific embodiment. In a specific embodiment, the carrier member can be permanently attached and serves as a portion of a package for the photovoltaic material. Alternatively, the carrier member may be temporary and can be detached according to an alternative specific embodiment. Of course there can be other variations, modifications, and alternatives.
[0144] Referring to Figure 37, the support member substrate is detached 3703 from the total thickness of material to expose a top region 3705 of the total thickness of material according to a specific embodiment. In a specific embodiment, the support member substrate may include an opening region extending from the bottom portion of the support member substrate, through the thickness of the support member substrate, to a portion of the surface region. The opening region can be coupled to a fluidic drive source, e.g., liquid, gas, inert gas. Of course, there can be other variations, modifications, and alternatives.
[0145] In a specific embodiment, the fluidic drive source is adapted to be capable of causing a pressure gradient within the opening region between the bottom portion and the portion of the surface region. That is, the pressure gradient facilitates the removal of the total thickness of material from the support member substrate. As merely an example, the pressure gradient can be provided by a fluid such as a liquid, a gas, a vapor, or a combination. In a preferred embodiment, the removal step includes the injection of an etchant fluid that causes the release of the total thickness of material. That is, the fluid can provide mechanical and/or chemical influences to remove the total thickness of material from the support member substrate. In combination with a cyclical pumping of the etchant fluid to replenish fresh etchant into the release layer with a concurrent mechanical separation force, the total thickness of material can be fully separated from the support member substrate. Depending upon the embodiment, the open region can be a single or a plurality of openings, which are mechanical in form and structure. In embodiments using the plurality of openings, the fluid can be provided through a plurality of spatially distributed openings formed in an array, circular, or other symmetric configuration, according to a specific embodiment. Such spatial distribution can facility uniform removal of the total thickness of material, which will be released according to a specific embodiment. In a preferred embodiment, the support member substrate, after being removed is re-usable as a support member substrate. Alternatively, the support member substrate can include a mechanical device, which facilitates removal of an overlying film of material in a specific embodiment. In such embodiment, the mechanical device can include one or more pins, ejectors, or the like. Of course there can be other variations, modifications, and alternatives.
[0146] In a specific embodiment, the method also forms at least a second processed photovoltaic cell surface in the total thickness of material. As shown, the exposed top region 3705 of the total thickness of material can be subjected to impurities to form at least the second photovoltaic cell surface. In a specific embodiment, the impurities can be in-situ doped during the thickening step, diffused, and/or implanted using ion beams, plasma immersion implantation, or conventional implantation techniques. Heteroj unctions can also be formed to realize the photovoltaic effect. Single-crystal/amorphous silicon heteroj unctions are one example. Silicon germanium/silicon heterostructure dual-junction cells are another example of a more sophisticated photovoltaic cell that combines multiple bandgap sub-cells to enhance overall light to electricity energy conversion efficiency. The resultant photovoltaic cell can include impurity regions for P-type and N-type impurities according to a specific embodiment. Of course, there can be other variations, modifications, and alternatives.
[0147] In a specific embodiment, the method includes depositing a second contact layer 3801 overlying the bottom surface of the thickened material layer, which has at least one second photovoltaic cell surface formed therein, as shown in Figure 38. The second contact layer can be made of a suitable transparent conductive material such as ITO and the like. Other materials may also be used such as a highly reflective material depending on the cell geometry. In a preferred embodiment, the second contact layer is patterned to form a plurality of second electrodes which couple to each of the second photovoltaic cells. In a specific embodiment, the method also forms a second planarized dielectric layer 1203 having a surface region 3805 overlying the second contact layer including the second photovoltaic cells.. The second dielectric layer may include material such as silicon dioxide deposited using a CVD process and the like. Of course there can be other variations, modifications, and alternatives.
[0148] Also shown in Figure 38, a simplified diagram of an example of a photovoltaic device 3800 according to an embodiment of the present invention is illustrated. The diagram is merely an illustration and should unduly limit the scope of the claims therein. One of ordinary skill in the art would recognize many variations, modifications, and alternatives. As shown, the photovoltaic device includes at least a first photovoltaic cell surface formed in a first face region and at least a second photovoltaic cell surface formed in a second face region of a semiconductor layer. Preferably, the semiconductor layer is formed using a layer transferred process. Such layer transferred process is described in the present specification and elsewhere. A first contact layer overlies the first photovoltaic cell surface to provide for a plurality of first electrodes which coupled to each of the first photovoltaic cells. A second contact layer overlies the second photovoltaic cell surface in the second face region of the semiconductor layer to provide for a plurality of second electrodes which coupled to each of the second photovoltaic cells. As shown, the photovoltaic device is attached to at least a first carrier element made of suitable transparent materials such as glass, quartz, polymer, or plastic. Of course there can be other variations, modifications, and alternatives.
[0149] The above sequence of steps provides a method to fabricate photovoltaic cells in a semiconductor substrate according to an embodiment of the present invention. As shown, the method uses a combination of steps including a way of forming photovoltaic cells for further processing into solar modules. In a specific embodiment, a support member substrate provides a releasable substrate for a thickness of semiconductor material. Preferably, the support member is a thin substrate that remains on the total thickness of semiconductor material throughout the processing. The support member is re-usable in a specific embodiment. A donor substrate may be selectively removed and/or cleaved while the thickness of semiconductor material is transferred to another substrate structure, e.g., the support member, according to a specific embodiment. Other alternatives can also be provided where steps are added, one or more steps are removed, or one or more steps are provided in a different sequence without departing from the scope of the claims herein. Other embodiments of the present invention can be found throughout the present specification and more particularly below.
[0150] Figure 39 is a simplified diagram exemplifying a method 3900 for fabricating solar cells for a solar module according to an alternative embodiment of the present invention. The method may be summarized as follows:
1. Provide (Step 3901) a semiconductor substrate having a surface region, a bottom region, and a determined thickness of material, the semiconductor substrate can be silicon, germanium, a silicon-germanium alloy, gallium arsenide, any Group III/V materials, and others;
2. Form a cleave plane (Step 3903) (including a plurality of particles, deposited material, or any combination of these, and the like) to define a first thickness of silicon material (Step 3905)
3. Transfer the first thickness of material to a releasable material overlying a silicon support member (Step 3907);
4. Form a second thickness of material overlying the first thickness of material to form a total thickness of material overlying the releasable of material (Step 3909);
5. Detach the total thickness of material (Step 3911);
6. Form photovoltaic cell surfaces in portions of the total thickness of material (Step 3913);
7. Attach the total thickness of material including photovoltaic cells to a carrier member (Step 3915);
8. Perform other processes (Step 3917);
9. Form solar modules (Step3919), and
10. End.
[0151] The above sequence of steps provides a method to fabricate photovoltaic cells in a semiconductor substrate according to an embodiment of the present invention. As shown, the
method uses a combination of steps including a way of forming photovoltaic cells for further processing into solar modules. In a specific embodiment, the semiconductor substrate provides a thickness of semiconductor material. Additionally, a support member substrate provides a thin substrate that remains on the total thickness of semiconductor material throughout the processing. The support member substrate is re-usable in a specific embodiment. A donor substrate may be selectively removed and/or cleaved while the thickness of semiconductor material is transferred to another substrate structure, e.g., the support member substrate, according to a specific embodiment. Other alternatives can also be provided where steps are added, one or more steps are removed, or one or more steps are provided in a different sequence without departing from the scope of the claims herein. Further details of the present method can be found throughout the present specification and more particularly below.
[0152] Figures 40 through 48 illustrate a simplified method for fabricating photovoltaic cells on a layer transferred substrate for solar modules according to an alternative embodiments of the present invention. These diagram are merely examples that should not unduly limit the scope of the claims herein. One of ordinary skill in the art would recognize other variations, modifications, and alternatives. As shown the method includes providing a semiconductor substrate 4000. Examples of the semiconductor substrate may include silicon, germanium, alloys such as silicon germanium, III-V materials such as gallium arsenide and the like. Depending on the embodiment, the semiconductor substrate may be made of single material, or a combination of various layers. Of course there can be other variations, modifications, and alternatives.
[0153] In a specific embodiment, the semiconductor substrate includes a first thickness of semiconductor material 4001 and a surface region 4003 as shown in Figure 40. In a preferred embodiment, the semiconductor substrate also includes a cleave plane 4005, which defines the thickness of semiconductor material. The first thickness of semiconductor material may include a plurality of particles, deposited material, or any combination of these, and the like. In a specific embodiment, the first thickness of semiconductor material is crystalline silicon (e.g., single crystal silicon), which can include an overlying epitaxial silicon layer. In a specific embodiment, the silicon surface region 4003 may have a thin layer of oxide such as silicon dioxide. Of course, there can be other variations, modifications, and alternatives.
[0154] Depending upon the embodiment, the cleave region can be formed using a variety of techniques. That is, the cleave region can be formed using any suitable combination of implanted particles, deposited layers, diffused materials, patterned regions, and other techniques. In a specific embodiment, the method introduces certain energetic particles using an implant process through a top surface of the semiconductor substrate, which can be termed a donor substrate, to a selected depth, which defines the thickness of the semiconductor material region, termed the "thin film" of material. A variety of techniques can be used to implant the energetic particles into a single crystal silicon wafer according to a specific embodiment. These techniques include ion implantation using, for example, beam line ion implantation equipment manufactured from companies such as Applied Materials, Inc. and others. Alternatively, implantation occurs using a plasma immersion ion implantation ("PIII") technique, ion shower, and other mass and non-mass specific techniques can be particularly effective for larger surface regions according to a specific embodiment. Combination of such techniques may also be used. Of course, techniques used depend upon the application.
[0155] Depending upon the application, smaller mass particles are generally selected to reduce a possibility of damage to the material region according to a preferred embodiment. That is, smaller mass particles easily travel through the substrate material to the selected depth without substantially damaging the material region that the particles traverse through. For example, the smaller mass particles (or energetic particles) can be almost any charged (e.g., positive or negative) and or neutral atoms or molecules, or electrons, or the like. In a specific embodiment, the particles can be neutral and or charged particles including ions such as ions of hydrogen and its isotopes, rare gas ions such as helium and its isotopes, and neon, or others depending upon the embodiment. The particles can also be derived from compounds such as gases, e.g., hydrogen gas, water vapor, methane, and hydrogen compounds, and other light atomic mass particles. Alternatively, the particles can be any combination of the above particles, and or ions and or molecular species and or atomic species. The particles generally have sufficient kinetic energy to penetrate through the surface to the selected depth underneath the surface.
[0156] Using hydrogen as the implanted species into the silicon wafer as an example, the implantation process is performed using a specific set of conditions. Implantation dose ranges from about 1015 to about 1018 atoms/cm2, and preferably the dose is greater than about 1016 atoms/cm2. Implantation energy ranges from about 1 KeV to about 1 MeV, and is
generally about 50 KeV. Implantation temperature ranges from about -20 to about 600 Degrees Celsius, and is preferably less than about 400 Degrees Celsius to prevent a possibility of a substantial quantity of hydrogen ions from diffusing out of the implanted silicon wafer and annealing the implanted damage and stress. The hydrogen ions can be selectively introduced into the silicon wafer to the selected depth at an accuracy of about ±0.03 to ±0.05 microns. Of course, the type of ion used and process conditions depend upon the application.
[0157] Effectively, the implanted particles add stress or reduce fracture energy along a plane parallel to the top surface of the substrate at the selected depth. The energies depend, in part, upon the implantation species and conditions. These particles reduce a fracture energy level of the substrate at the selected depth. This allows for a controlled cleave along the implanted plane at the selected depth. Implantation can occur under conditions such that the energy state of the substrate at all internal locations is insufficient to initiate a nonreversible fracture (i.e., separation or cleaving) in the substrate material. It should be noted, however, that implantation does generally cause a certain amount of defects (e.g., micro- detects) in the substrate that can typically at least partially be repaired by subsequent heat treatment, e.g., thermal annealing or rapid thermal annealing. Of course, there can be other variations, modifications, and alternatives.
[0158] Referring to Figure 41, the method joins (4100) the surface region of the semiconductor substrate to a support member substrate 4101. In a specific embodiment, the support member substrate can be made from a suitable material. In a preferred embodiment, the support member can be made of a similar material as the thickness of material, which is substantially crystalline to match thermal and crystalline characteristics. That is, the support member substrate can be made of a silicon wafer such as a single silicon wafer, an epitaxial wafer or a layer transferred silicon (e.g., a layer transferred silicon on insulator substrates) according to a specific embodiment. In alternative embodiments, the support member substrate can be formed of multi-layers, composites, or other materials. Additionally, the support member substrate can also be formed of a dielectric material (e.g., glass or quartz) or metal materials, including any combination of these, and others according to a specific embodiment. Of course there can be other modifications, variations, and alternatives.
[0159] As shown, the support member substrate has a surface region 4103, a bottom portion 4105, and a determined thickness 4107. In a preferred embodiment, the surface
region of the support member is characterized by a bondable but releasable material. In a preferred embodiment, the surface region is characterized by a low surface roughness but a higher underlying surface material to surface material roughness, which facilities bonding but is also releasable under other conditions. In yet another preferred embodiment, the surface region is characterized by a surface roughness, which facilities bonding but is also releasable under other conditions. In this specific embodiment, the surface roughness is provided on an oxide material overlying a silicon support member. The oxide material has a surface roughness ranging from about 3 Angstroms RMS to about 100 Angstroms RMS These and other roughness points are to be understood as being measured using an Atomic Force Microscope (AFM) with a measurement area of about 10 microns by 10 microns. In yet another embodiment, the silicon surface roughness can be of the range mentioned above while the oxide surface has a smoother surface to allow for a more complete bond surface. Of course, there can be other variations, modifications, and alternatives.
[0160] In alternative embodiments, the surface roughness may be provided by a porous material. As an example, the porous material can be silicon that is porous and has an average pore size of about 10-1000 nm and less. Other types of porous materials can also be used. In still other embodiments, the releasable material can be a glue layer, which is releasable, or other types of materials having intrinsic and/or spatial characteristics that facilitate bonding but is releasable. Another releasable material can be a material in which a high temperature process such as during the epitaxial growth process step can reduce the bonding energy by a phase change or material change within the release layer, thereby allowing the low- temperature layer-transfer to occur, yet making a post-epitaxial release of the support member. In a specific embodiment the surface region of the support member substrate will be joined or bonded with the surface region 4003 provided on the donor substrate. Like reference numerals are used in this figure and others, but not intended to be limiting the scope of the claims herein. Further details of the joining or bonding process can be found throughout the present specific specification and more particularly below.
[0161] In a specific embodiment, the bonding process occurs by joining the surfaces of donor substrate and the support member substrate after an optional plasma activation process. The optional plasma activation process depends on the substrates used. Such plasma activation process may clean or activate the surface regions of the substrates. In silicon substrate as an example, the plasma activation process may be provided, for example, using a nitrogen bearing plasma at temperatures ranging from 20 0C to 40 0C. Preferably the plasma
activation process is carried in a dual frequency plasma activation system manufactured by Silicon Genesis Corporation of San Jose, California. Of course there can be other variations, modification and alternatives, which have been described herein, as well as outside of the present specification.
[0162] Each of these substrates are bonded together to form a bonded substrate structure 4200 as shown in Figure 42 according to a preferred embodiment. As shown, the donor substrate has been bonded to the support member substrate. Preferably, the substrate are bonded using an EVG 850 bonding tool manufactured by Electronic Vision Group or other like processes for smaller substrate sizes such as 200mm or 300mm diameter wafers. Other types of tools such as those manufactured by Karl Suss may also be used. Of course, there can be other variations, modifications, and alternatives. Preferably, bonding between the support member substrate and the donor substrate is temporary but reliable enough for performing one or more high temperature processing steps, but can be released during a subsequent step, which will be described further below. That is the bonding is temporary and can be released. Of course, there can be other variations, modifications, and alternatives.
[0163] Accordingly after bonding, the bonded substrate structures are subjected to a first thermal treatment according to a specific embodiment. The first thermal treatment may be a bake treatment using heating elements such as a thermal plate coupled to the handle substrate in a specific embodiment. In an alternative embodiment, the first thermal treatment may be a bake treatment using heating elements such as a thermal plate coupled to the donor substrate. The first thermal treatment provides a temperature gradient through a portion of a thickness of the donor substrate and a portion of the support member substrate. Additionally, the first thermal treatment maintains the bonded substrate structures at a predetermined temperature and for a predetermined time. Preferably, the temperature ranges from about 200 or 250 Degrees Celsius to about 400 Degrees Celsius and is preferably about 350 Degrees Celsius for about one hour or so for a silicon donor substrate and the support member substrate to attach to each other permanently according to the preferred embodiment. Depending upon the specific application, there can be other variations, modifications, and alternatives.
[0164] In a specific embodiment, the substrates are joined or fused together using a low temperature thermal step. The low temperature thermal process generally ensures that the implanted particles do not place excessive stress on the material region, which can produce an uncontrolled cleave action. In a specific embodiment, the low temperature bonding process occurs by a self-bonding process.
[0165] Alternatively, a variety of other low temperature techniques can be used to join the donor substrate surface regions to the support member substrate. For instance, an electrostatic bonding technique can be used to join the two substrates together. In particular, one or both substrate surface(s) is charged to attract to the other substrate surface. Additionally, the donor substrate surface can be fused to the support member substrate using a variety of other commonly known techniques. Of course, the technique used depends upon the application.
[0166] Referring to Figure 43, the method includes initiating a cleaving process using energy 4301 provided in a selected portion of the cleave plane to detach the first thickness of semiconductor material from the donor substrate, while the first thickness of material remains joined to the support member substrate. Depending on the specific embodiment, there can be certain other variations. For example, the cleaving process can be a controlled cleaving process using a propagating cleave front to selectively free the thickness of material from the donor while the thickness of material remained joined to the support member substrate. Alternative cleaving techniques can also be used. Such techniques include but not limited to those called a Nanocleave^(TM) process of Silicon Genesis Corporation of San Jose, California, a thermal release such as used by the SmartCut^(TM) process of Soitec SA of France, and a porous silicon cleaving layer such as used by the Eltran^(TM) process of Canon Inc. of Tokyo, Japan, any like processes, and others. The method then removes 4303 remaining portion 4305 of the donor substrate, which has provided the first thickness of material to the support member substrate according to a specific embodiment. The remaining portion of the donor substrate may also be used as another donor substrate according to a preferred embodiment.
[0167] As shown in Figure 44, the method also subjects the resulting bonding structure to a surface preparation process 4401. Such surface preparation process may include plasma activation, plasma cleaning or a combination for further processing. Of course there can be other variations, modifications, and alternatives.
[0168] Referring to Figure 45, the method includes forming a thickened surface layer overlying the first thickness of semiconductor material to form a total thickness of material 3300. In a specific embodiment, the thickened surface layer may be formed using an epitaxial process and/or other deposition processes. These processes can include plasma- enhanced CVD (PECVD), thermal CVD, photo-catalyzed CVD, glow discharge CVD, Hot-
wire/catalytic CVD, and others. These processes can form a suitable single crystal silicon or like material either directly or in combination with other steps such as anneals according to specific embodiments. As merely an example, the material can be single-crystal silicon, amorphous silicon, polycrystalline silicon, germanium and silicon germanium alloy. For example, amorphous silicon could advantageously allow for solid-phase epitaxial growth of single-crystal silicon using the underlying transferred thickness of silicon material as a template. Another method that can increase the effective rate of silicon material deposition is to spray or coat the surface with silicon nanoparticles (advantageously amorphous silicon) which can be thermally treated to produce single-crystal silicon using the underlying transferred thickness of silicon material as a template. This can be applied dry or using a liquid that would be eliminated during subsequent processing. Polycrystalline silicon and other materials may also allow single-crystal regrowth through a rapid-thermal anneal liquid phase step using appropriate treatments such as laser anneals, flash thermal treatments and the like. Other epitaxial processes such as PECVD or thermal CVD could be used to grow single-crystal silicon directly onto the layer-transferred silicon film. In a specific embodiment, the thickened surface layer, including the transferred thickness of silicon material may range from about 50 μm to about 200 μm. In other embodiments, the thickened material can be provided using a tri-silane species, such as those described in U.S. Provisional Number 60/822,473 (Attorney Docket Number 18419-021600US), commonly assigned, and hereby incorporated by reference for all purposes. Of course, there can be other variations, modifications, and alternatives.
[0169] In a specific embodiment, the transferred material is thickened using an amorphous silicon layer. In a specific embodiment, the amorphous silicon layer is deposited using application of nanoparticles (e.g., amorphous silicon, crystalline silicon, polysilicon, or combinations of these), which are later subjected to a thermal treatment to cause formation of a sheet of thickened material. Alternatively, the amorphous silicon layer can be formed using physical vapor deposition or chemical vapor deposition (e.g., plasma enhanced) at low temperature according to a specific embodiment. In a specific embodiment, the amorphous silicon layer, which has been deposited is maintained at a temperature greater than 800 Degrees Celsius to form crystalline silicon. In another specific embodiment, the transferred material is thickened by a high-temperature CVD using silane or a chlorosilane species such as SiC14, dichlorosilane, or trichlorosilane. Preferably the total thickness of material has a desired coefficient of thermal expansion match with the support member substrate material.
[0170] Referring to Figure 46, the method includes detaching 4601 the total thickness of material from the support member substrate. In a specific embodiment, the support member substrate may include an opening region extending from the bottom portion of the support member substrate, through the thickness of the support member substrate, to a portion of the surface region. The opening region can be coupled to a fluidic drive source. The fluidic drive source is adapted to be capable of causing a pressure gradient within the opening region between the bottom portion and the portion of the surface region. That is, the pressure gradient facilitates the removal of the total thickness of material from the support member substrate. As merely an example, the pressure gradient can be provided by a fluid such as a liquid, a gas, a vapor, or a combination. In a preferred embodiment, the removal step includes the injection of an etchant fluid that causes the release of the total thickness of material. In combination with a cyclical pumping of the etchant fluid to replenish fresh etchant into the release layer with a concurrent mechanical separation force, the total thickness of material can be fully separated from the support member substrate. In a preferred embodiment, the support member substrate, after being can be re-usable as a support member substrate. Alternatively, the support member substrate can include a mechanical device, which facilitates removal of an overlying film of material in a specific embodiment. In such embodiment, the mechanical device can include one or more pins, ejectors, or the like. Of course there can be other variations, modifications, and alternatives.
[0171] In a specific embodiment, the total thickness of material after being released from the support member substrate can be used as a thin substrate for device fabrication, e.g., photovoltaic cells. As shown in Figure 47, the total thickness of material has a first surface region 4701, a second surface region 4703 and a determined thickness 4705. In a specific embodiment, at least a vicinity of the first surface region in the total thickness of material is subjected to impurities to formed at least one first photovoltaic cell within the determined thickness. In a specific embodiment, the impurities can be in-situ doped during the thickening step, diffused, and/or implanted using ion beams, plasma immersion implantation, or conventional implantation techniques. Heteroj unctions can also be formed to realize the photovoltaic effect. Single-crystal/amorphous silicon heteroj unctions are one example. Silicon germanium/silicon heterostructure dual-junction cells are another example of a more sophisticated photovoltaic cell that combines multiple bandgap sub-cells to enhance overall light to electricity energy conversion efficiency. The resultant photovoltaic cell comprise impurity regions such as P-type and N-type impurities to provide for a p-n junction or multiple p-n junctions according to a specific embodiment.
[0172] Referring to Figure 48, the method includes forming a first contact layer 4801 overlying the first surface region of the thickened material layer which has at least one first photovoltaic cell surface formed in the vicinity of first surface within the determined thickness. The contact layer can be made of a suitable transparent conductive material such as ITO, a highly reflective conductor or other suitable material depending on the photovoltaic cell geometry. Other materials may also be used. In a preferred embodiment, the first contact layer is patterned to form a plurality of electrodes which couples to each of the first photovoltaic cells. The method also includes forming a first planarized dielectric layer 4803 overlying the first contact layer and the at least one photovoltaic cells. Of course there can be other variations, modifications, and alternatives.
[0173] In a preferred embodiment, the second surface region is subjected to impurities to formed at least one second photovoltaic cell within the determined thickness. In a specific embodiment, the impurities can be in-situ doped during the thickening step, diffused, and/or implanted using ion beams, plasma immersion implantation, or conventional implantation techniques. The second photovoltaic cell surface comprise impurity regions such as P-type and N-type impurities to provide for a p-n junction or multiple p-n junctions according to a specific embodiment.
[0174] Referring to Figure 49, the method includes forming a second contact layer 4901 overlying the second surface region. The second contact layer can be made of a suitable transparent conductive material such as ITO, a highly reflective conductor or other suitable material depending on the photovoltaic cell geometry. Other materials may also be used. In a preferred embodiment, the second contact layer is patterned to form a plurality of electrodes which couples to each of the second photovoltaic cells. The method also includes forming a second planarized dielectric layer 4903 having a surface region 4905 overlying the second contact layer and the at least one second photovoltaic cells. The second dielectric layer may include material such as silicon dioxide deposited using a CVD process and the like. In a specific embodiment, the second dielectric layer is substantially optically transparent to allow electromagnetic radiation to traverse through the dielectric layer or layers. An example of a photovoltaic cell structure 4900 is shown. Of course there can be other variations, modifications, and alternatives.
[0175] Referring to Figure 50, the method includes attaching the photovoltaic cell structure to a carrier member 5001 according to an embodiment of the present invention. The carrier member can be made of a suitable material such as plastic, glass (e.g., float glass), quartz, or a polymer material depending on the application. In a specific embodiment, the carrier member can be permanently attacked and served as a portion of packaging for the photovoltaic cells. The carrier member may also be temporary and can be detached according to an alternative embodiment. Of course, there can be other variations, modifications, and alternatives.
[0176] The above sequence of steps provides a method to fabricate photovoltaic cells in a semiconductor substrate according to an embodiment of the present invention. As shown, the method uses a combination of steps including a way of forming photovoltaic cells for further processing into solar modules. In a specific embodiment, a support member substrate provides a releasable substrate for a thickness of semiconductor material. Preferably, the support member is a thin substrate that remains on the total thickness of semiconductor material throughout the processing. The support member is re-usable in a specific embodiment. A donor substrate may be selectively removed and/or cleaved while the thickness of semiconductor material is transferred to another substrate structure, e.g., the support member, according to a specific embodiment. Other alternatives can also be provided where steps are added, one or more steps are removed, or one or more steps are provided in a different sequence without departing from the scope of the claims herein. Other embodiments of the present invention can be found throughout the present specification and more particularly below.
[0177] Figure 51 illustrates a method 5100 for fabricating solar cells for a solar module according to yet an alternative embodiment of the present invention. The method may be summarized as follow:
1 Provide a semiconductor substrate (Step 5101), e.g., silicon, germanium, a silicon-germanium alloy, gallium arsenide, any Group III/V materials, and others;
2. Form a cleave plane (Step 5103) to define a first thickness of silicon material (Step 5105);
3. Transfer the first thickness of material to a carrier member substrate (Step 5107)
4. Forming a second thickness of material overlying the first thickness of semiconductor material to form a total thickness of material (Step 5109);
5. Form at least one first photovoltaic cell surface on one side of the total thickness of material (Step 5111);
6. Perform other process as desired (Step 5113);
11. End (Step 5115).
[0178] The above sequence of steps provides a method to fabricate photovoltaic cells on a semiconductor substrate according to an embodiment of the present invention. As shown, the method uses a combination of steps including a way of forming photovoltaic cells for further processing into solar modules. In a specific embodiment, the semiconductor substrate provides a thickness of semiconductor material to be transferred. Preferably, the semiconductor substrate a thin substrate that remains on the total thickness of semiconductor material throughout the processing. The semiconductor substrate is re-usable in a specific embodiment. A donor substrate may be selectively removed and/or cleaved while the thickness of semiconductor material is transferred to another substrate structure, e.g., the carrier member, according to a specific embodiment. Other alternatives can also be provided where steps are added, one or more steps are removed, or one or more steps are provided in a different sequence without departing from the scope of the claims herein. Further details of the present method can be found throughout the present specification and more particularly below.
[0179] Figure 52 through 58 illustrate a simplified method for fabricating photovoltaic cells on a layer transferred substrate according to an embodiment of the present invention. These diagram are merely examples that should not unduly limit the scope of the claims herein. One of ordinary skill in the art would recognize other variations , modifications, and alternatives. As shown the method includes providing a semiconductor substrate or a donor substrate 5200. Examples of the semiconductor substrate may include silicon, germanium, alloys such as silicon germanium, πi-V materials such as gallium arsenide and the like. Depending on the embodiment, the semiconductor substrate may be made of single material, or a combination of various layers. Of course there can be other variations, modifications, and alternatives.
[0180] In a specific embodiment, the semiconductor substrate includes a first thickness of material 5201, a surface region 5203, and a thickness 5207. In a preferred embodiment, the semiconductor substrate also includes a cleave plane 5205, which defines the first thickness of semiconductor material. The first thickness of material may include a plurality of particles, deposited material, or any combination of these, and the like. In a specific embodiment, the first thickness of semiconductor material is crystalline silicon (e.g., single crystal silicon), which can include an overlying epitaxial silicon layer. In a specific embodiment, the silicon surface region 5203 may have a thin layer of oxide such as silicon dioxide. Of course, there can be other variations, modifications, and alternatives.
[0181] Depending upon the embodiment, the cleave region can be formed using a variety of techniques. That is, the cleave region can be formed using any suitable combination of implanted particles, deposited layers, diffused materials, patterned regions, and other techniques. In a specific embodiment, the method introduces certain energetic particles using an implant process through the surface region of the semiconductor substrate, which can be termed a donor substrate, to a selected depth, which defines the first thickness of the semiconductor material region, termed the "thin film" of material. A variety of techniques can be used to implant the energetic particles into a single crystal silicon wafer according to a specific embodiment. These techniques include ion implantation using, for example, beam line ion implantation equipment manufactured from companies such as Applied Materials, Inc. and others. Alternatively, implantation occurs using a plasma immersion ion implantation ("PIII") technique, ion shower, and other mass and non-mass specific techniques can be particularly effective for larger surface regions according to a specific embodiment. Combination of such techniques may also be used. Of course, techniques used depend upon the application.
[0182] Depending upon the application, smaller mass particles are generally selected to reduce a possibility of damage to the material region according to a preferred embodiment. That is, smaller mass particles easily travel through the substrate material to the selected depth without substantially damaging the material region that the particles traverse through. For example, the smaller mass particles (or energetic particles) can be almost any charged (e.g., positive or negative) and or neutral atoms or molecules, or electrons, or the like. In a specific embodiment, the particles can be neutral and or charged particles including ions such as ions of hydrogen and its isotopes, rare gas ions such as helium and its isotopes, and neon, or others depending upon the embodiment. The particles can also be derived from compounds such as gases, e.g., hydrogen gas, water vapor, methane, and hydrogen compounds, and other light atomic mass particles. Alternatively, the particles can be any combination of the above particles, and or ions and or molecular species and or atomic species. The particles generally have sufficient kinetic energy to penetrate through the surface to the selected depth underneath the surface.
[0183] Using hydrogen as the implanted species into the silicon wafer as an example, the implantation process is performed using a specific set of conditions. Implantation dose ranges from about 1015 to about 1018 atoms/cm2, and preferably the dose is greater than about 10 atoms/cm . Implantation energy ranges from about 1 KeV to about 1 MeV, and is generally about 50 KeV. Implantation temperature ranges from about -20 to about 600 Degrees Celsius, and is preferably less than about 400 Degrees Celsius to prevent a possibility of a substantial quantity of hydrogen ions from diffusing out of the implanted silicon wafer and annealing the implanted damage and stress. The hydrogen ions can be selectively introduced into the silicon wafer to the selected depth at an accuracy of about ±0.03 to ±0.05 microns. Of course, the type of ion used and process conditions depend upon the application.
[0184] Effectively, the implanted particles add stress or reduce fracture energy along a plane parallel to the top surface of the substrate at the selected depth. The energies depend, in part, upon the implantation species and conditions. These particles reduce a fracture energy level of the substrate at the selected depth. This allows for a controlled cleave along the implanted plane at the selected depth. Implantation can occur under conditions such that the energy state of the substrate at all internal locations is insufficient to initiate a nonreversible fracture (i.e., separation or cleaving) in the substrate material. It should be noted, however, that implantation does generally cause a certain amount of defects (e.g., micro- detects) in the substrate that can typically at least partially be repaired by subsequent heat treatment, e.g., thermal annealing or rapid thermal annealing. Of course, there can be other variations, modifications, and alternatives.
[0185] Referring to Figure 53, the method joins (5300) the surface region of the semiconductor substrate to a carrier member 5301. In a specific embodiment, the carrier member can be made from a suitable material such as glass, quartz or float glass. In alternative embodiments, the carrier member can be made of polymeric materials or plastic materials depending on the application. In a preferred embodiment, the carrier member is made of glass characterized by a stable structure at temperatures ranging from 600-700 Degree Celsius. The carrier member can be a large area substrate according to a specific embodiment. Of course there can be other modifications, variations, and alternatives.
[0186] As shown, the carrier member has a surface region 5303, a bottom portion 5305, and a determined thickness 5307. In a preferred embodiment, the surface region is characterized by a low surface roughness but a higher underlying surface material to surface material roughness, which facilities bonding but is also releasable under other conditions. In yet another preferred embodiment, the surface region is characterized by a surface roughness, which facilities bonding but is also releasable under other conditions. In this specific embodiment, the surface roughness is provided on an oxide material overlying a silicon support member. The oxide material has a surface roughness ranging from about 3 Angstroms RMS to about 100 Angstroms RMS These and other roughness points are to be understood as being measured using an Atomic Force Microscope (AFM) with a measurement area of about 10 microns by 10 microns. In yet another embodiment, the silicon surface roughness can be of the range mentioned above while the oxide surface has a smoother surface to allow for a more complete bond surface. In alternative embodiments, the surface roughness may be provided by a porous material. As an example, the porous material can be silicon that is porous and has an average pore size of about 10-1000 nm and less. Other types of porous materials can also be used. In still other embodiments, the releasable material can be a glue layer, which is releasable, or other types of materials having intrinsic and/or spatial characteristics that facilitate bonding but is releasable. Another releasable material can be a material in which a high temperature process such as during the epitaxial growth process step can reduce the bonding energy by a phase change or material change within the release layer, thereby allowing the low-temperature layer-transfer to occur, yet making a post-epitaxial release of the support member. In a specific embodiment the surface region of the carrier member will be joined or bonded with the surface region 2603 provided on donor substrate 2600. Like reference numerals are used in this figure and others, but not intended to be limiting the scope of the claims herein. Further details of the joining or bonding process can be found throughout the present specific specification and more particularly below.
[0187] In a specific embodiment, the bonding process occurs by joining the surfaces of donor substrate and the carrier member after an optional plasma activation process. The optional plasma activation process depends on the substrates used. Such plasma activation process may clean or activate the surface regions of the substrates. In silicon substrate as an example, the plasma activation process may be provided, for example, using a nitrogen bearing plasma at temperatures ranging from 20 0C to 40 0C. Preferably the plasma activation process is carried in a dual frequency plasma activation system manufactured by Silicon Genesis Corporation of San Jose, California. Of course there can be other variations, modification and alternatives, which have been described herein, as well as outside of the present specification.
[0188] As shown in Figure 54, the donor substrate and the carrier member are bonded together to form a bonded substrate structure 5400 according to a preferred embodiment. As shown, the donor substrate has been bonded to the carrier member. Preferably, the donor substrate and the carrier member are bonded using an EVG 850 bonding tool manufactured by Electronic Vision Group or other like processes for smaller substrate sizes such as 200mm or 300mm diameter wafers. Other types of tools such as those manufactured by Karl Suss may also be used. Preferably, the carrier member is permanently attached to the donor substrate and can be used as a portion of packaging for photovoltaic devices. Alternately, the carrier member may be temporarily attached to the donor substrate and may be detached according to an alternative embodiment. Of course, there can be other variations, modifications, and alternatives.
[0189] Accordingly after bonding, the bonded substrate structures are subjected to a first thermal treatment according to a specific embodiment. The first thermal treatment may be a bake treatment using heating elements such as a thermal plate coupled to the carrier member in a specific embodiment. In an alternative embodiment, the first thermal treatment may be a bake treatment using heating elements such as a thermal plate coupled to the donor substrate. The first thermal treatment provides a temperature gradient through a portion of a thickness of the donor substrate and a portion of the carrier member. Additionally, the first thermal treatment maintains the bonded substrate structures at a predetermined temperature and for a predetermined time. Preferably, the temperature ranges from about 200 or 250 Degrees Celsius to about 400 Degrees Celsius and is preferably about 350 Degrees Celsius for about one hour or so for a silicon donor substrate and the carrier member to attach to each other permanently according to the preferred embodiment. Depending upon the specific application, there can be other variations, modifications, and alternatives.
[0190] In a specific embodiment, the donor substrate and the carrier member are joined or fused together using a low temperature thermal step. The low temperature thermal process generally ensures that the implanted particles do not place excessive stress on the material region, which can produce an uncontrolled cleave action. In a specific embodiment, the low temperature bonding process occurs by a self-bonding process.
[0191] Alternatively, a variety of other low temperature techniques can be used to join the donor substrate surface regions to the carrier member. For instance, an electro-static bonding technique can be used. In particular, one or both substrate surface(s) is charged to attract to the other substrate surface. Additionally, the donor substrate surface can be fused to the carrier member using a variety of other commonly known techniques. Of course, the technique used depends upon the application.
[0192] Referring again to Figure 54, the method includes initiating a cleaving process using energy 5401 provided in a selected portion of the cleave plane to detach the first thickness of semiconductor material from the donor substrate, while the first thickness of material remains joined to the carrier member. Depending on the specific embodiment, there can be certain other variations. For example, the cleaving process can be a controlled cleaving process using a propagating cleave front to selectively free the first thickness of semiconductor material from the donor substrate while the first thickness of semiconductor material remained joined to the carrier member. Alternative cleaving techniques can also be used. Such techniques include but not limited to those called a Nanocleave^(TM) process of Silicon Genesis Corporation of San Jose, California, a thermal release such as used by the SmartCut^(TM) process of Soitec SA of France, and a porous silicon cleaving layer such as used by the Eltran^(TM) process of Canon Inc. of Tokyo, Japan, any like processes, and others. The method then removes remaining portion of the donor substrate, which has provided the first thickness of semiconductor material to the carrier member according to a specific embodiment. The remaining portion of the donor substrate 2805 may be used as another donor substrate according to a preferred embodiment.
[0193] As shown in Figure 55, the method provides a resulting bonding structure 5500. The resulting bonding structure includes an overlying thickness of semiconductor material having a surface region 5503. In a specific embodiment, the method may further subject the resulting bonding structure to a bonding process 5501 to form a substantially permanent bond between the thickness of semiconductor material and the carrier member. In a preferred embodiment, the bonding process includes a thermal treatment. The thermal treatment can be a suitable rapid thermal process, rapid thermal process using laser irradiation, or the like. In a specific embodiment, the thermal treatment includes irradiating the resulting bonding structure using a light source (e.g., monochromatic, flash lamp, or other suitable source). The carrier member may also be detached from the donor substrate in certain other embodiments. Of course, there can be other variations, modifications, and alternatives.
[0194] As shown in Figure 55, the method also subjects the resulting bonding structure to a surface preparation process 5501. Such surface preparation process may include a plasma cleaning process, a plasma activation process, an etch step, a polishing step or a combination depending on the embodiment. In a specific embodiment, the surface preparation process provides for a desired surface characteristics to thicken the transferred material using a deposition and/or forming process. For example, the post-cleave surface may have a layer of limited roughness with some defective material that should be removed to optimize the epitaxial film quality. Of course there can be other variations, modifications, and alternatives.
[0195] Referring to Figure 56, the method includes depositing a thickened surface layer to form a total thickness of material 5601 overlying the carrier member. In a specific embodiment, the thickened surface layer may be formed using an epitaxial process and/or other deposition processes. These processes can include plasma-enhanced CVD (PECVD), thermal CVD, photocatalyzed CVD, glow discharge CVD, Hot-wire/catalytic CVD, and others. These processes can form a suitable single crystal silicon or like material either directly or in combination with other steps such as anneals according to specific embodiments. As merely an example, the material can be single-crystal silicon, amorphous silicon, polycrystalline silicon, germanium and silicon germanium alloy. For example, amorphous silicon could advantageously allow for solid-phase epitaxial growth of single- crystal silicon using the underlying transferred thickness of silicon material as a template. Another method that can increase the effective rate of silicon material deposition is to spray or coat the surface with silicon nanoparticles (advantageously amorphous silicon) which can be thermally treated to produce single-crystal silicon using the underlying transferred thickness of silicon material as a template. This can be applied dry or using a liquid that would be eliminated during subsequent processing. Polycrystalline silicon and other materials may also allow single-crystal regrowth through a rapid-thermal anneal liquid phase step using appropriate treatments such as laser anneals, flash thermal treatments and the like. Other epitaxial processes such as PECVD or thermal CVD could be used to grow single-crystal silicon directly onto the layer-transferred silicon film. In a specific embodiment, the total thickness of material may range from about 50 μm to about 200 μm. In other embodiments, the thickened material can be provided using a tri-silane species, such as those described in U.S. Provisional Number 60/822,473 (Attorney Docket Number 18914-021600US ), commonly assigned, and hereby incorporated by reference for all purposes. Of course, there can be other variations, modifications, and alternatives.
[0196] In a specific embodiment, the transferred material is thickened using an amorphous silicon layer. In a specific embodiment, the amorphous silicon layer is deposited using application of nanoparticles (e.g., amorphous silicon, crystalline silicon, polysilicon, or combinations of these), which are later subjected to a thermal treatment to cause formation of a sheet of thickened material. Alternatively, the amorphous silicon layer can be formed using physical vapor deposition or chemical vapor deposition (e.g., plasma enhanced) at low temperature according to a specific embodiment. In a specific embodiment, the amorphous silicon layer, which has been deposited is maintained at a temperature greater than 800 Degrees Celsius to form crystalline silicon. Preferably the total thickness of material has a desired coefficient of thermal expansion match with the carrier member. In another specific embodiment, the transferred material is thickened by a high-temperature CVD using silane or a chlorosilane species such as SiC14, dichlorosilane, or trichlorosilane, including combinations, and the like.
[0197] Depending upon the embodiment, the total thickness of material can be subjected to impurities to form at least one photovoltaic cell within the thickness. In a specific embodiment, the impurities can be in-situ doped during the thickening step, diffused, and/or implanted using ion beams, plasma immersion implantation, or conventional implantation techniques. The photovoltaic cell structures comprise impurity regions such as P-type and N- type impurities to provide for a p-n junction or multiple p-n junctions according to a specific embodiment. Of course, there can be other variations, modifications, and alternatives.
[0198] As shown in Figure 57 the method forms a contact layer 5701 overlying the total thickness of material which has at least one photovoltaic cell structure formed therein. The contact layer can be made of a suitable transparent conductive material such as ITO and the like. Other materials may also be used. In a preferred embodiment, the contact layer is patterned to form a plurality of electrodes which couples to each of the photovoltaic cells. If the photovoltaic cell is to be illuminated from the opposite side, the contact can be opaque to transmission and preferably highly reflective to help maximize light collection efficiency by allowing a return path through the cell. Texturing the surface to further optimize efficiency is also well known by converting the light from specular to Lambertian within the cell to cause multiple internal reflections with better overall light absorption and conversion. Of course there can be other variations, modifications, and alternatives.
[0199] In a specific embodiment, the method also forms a planarized dielectric layer 5801 having a surface region 5803 overlying the patterned contact layer including the at least one photovoltaic cells as shown in Figure 58. The dielectric layer may include material such as silicon dioxide deposited using a CVD process and the like. In a specific embodiment, the dielectric material is substantially optically transparent to allow electromagnetic radiation to traverse through the dielectric layer or layers. A simplified photovoltaic cell structure 5800 is shown in Figure 58. Of course there can be other variations, modifications, and alternatives.
[0200] While the above is a full description of the specific embodiments, various modifications, alternative constructions and equivalents may be used. Although the above has been described using a selected sequence of steps, any combination of any elements of steps described as well as others may be used. Additionally, certain steps may be combined and/or eliminated depending upon the embodiment. Furthermore, the particles of hydrogen can be replaced using co-implantation of helium and hydrogen ions to allow for formation of the cleave plane with a modified dose and/or cleaving properties according to alternative embodiments. In certain embodiments, the backing substrate can be applied to each of the substrates, including handle and donor. In alternative embodiments, coatings may also be provided on surfaces or other regions of the transparent material.
[0201] Additionally, a pair of handle substrates can be coupled together where the backsides are touching each other during process to keep the backsides free from any deposition and/or etching processes according to a specific embodiment. Alternatively, each handle substrate can expose the backside and front side (with or without layer transferred seed material) to allow for deposition and/or etching of the backside and front side surfaces according to a specific embodiment. In a preferred embodiment, the deposition method occurs at a temperature of 900 Degrees Celsius and less or more preferably 750 Degrees Celsius and less to prevent damage to a glass handle substrate. Therefore, the above description and illustrations should not be taken as limiting the scope of the present invention which is defined by the appended claims.
「特表2009-530833およびWO2007109568より引用」
