特許の英語（特許翻訳分野）

be doped n-type, be doped p-type

エミッタおよびコレクタがｎ型にドープされ、ベースがｐ型にドープされている場合、このデバイスは、「ｎｐｎ」型トランジスタになる。

If the emitter and collector are doped n-type and the base is doped p-type, the device is an"npn" transistor.

特許公表２００４－５３２５３４
WO03001603より引用

外部リード線

これら３つの領域のそれぞれに外部リード線を取り付けることができ、これらのリード線を使用して、デバイスに外部電圧および電流を印加することができる。

External leads can be attached to each of the three regions and external voltages and currents can be applied to the device using these leads.

特許公表２００４－５３２５３４
WO03001603より引用

近傍（きんぼう）の nearby

近傍の接合部のバイアスを変えることによって一方のｐ－ｎ接合中で電流の変調を行うことを「バイポーラ・トランジスタ動作」と呼ぶ。

Modulation of the current flow in one p-n junction by changing the bias of the nearby junction is called "bipolar-transistor action."

特許公表２００４－５３２５３４
WO03001603より引用

特定の specific

理想的には、この２つのｐ－ｎ接合（エミッタ－ベース接合およびコレクタ－ベース接合）は、互いに特定の距離だけ離間して、半導体材料の単一層中にある。

Ideally, the two p-n junctions (the emitter-base and collector-base junctions) are in a single layer of semiconductor material separated by a specific distance.

特許公表２００４－５３２５３４
WO03001603より引用

原文で、コロンを使って整理している例

バイポーラ・トランジスタは、エミッタ、コレクタおよびエミッタとコレクタの間に配設されたベースの３つのデバイス領域を有する。

The bipolar transistor has three device regions: an emitter, a collector, and a base disposed between the emitter and the collector.

特許公表２００４－５３２５３４
WO03001603より引用

バイポーラ・トランジスタは、エミッタ、コレクタおよびエミッタとコレクタの間に配設されたベースの３つのデバイス領域を有する。

The bipolar transistor has three device regions: an emitter, a collector, and a base disposed between the emitter and the collector.

特許公表２００４－５３２５３４
WO03001603より引用

近接した

バイポーラ・トランジスタは、近接した２つのｐ－ｎ接合を備えた電子デバイスである。

The bipolar transistor is an electronic device with two p-n junctions in close proximity.

特許公表２００４－５３２５３４
WO03001603より引用

switch スイッチングする

第２応用例では、微小電流を用いて「オン」状態と「オフ」状態の間でトランジスタをスイッチングする。

In the second application, a small current is used to switch the transistor between an "on"  state and an "off" state.

特許公表２００４－５３２５３４
WO03001603より引用

応用例

この第１応用例では、トランジスタは、微小な交流信号を増幅するように働く。

In the first application, the transistor functions to amplify small ac signals.

特許公表２００４－５３２５３４
WO03001603より引用

be used as xxxing

【背景技術】
【０００２】
トランジスタは、電子回路中で増幅またはスイッチングを行うデバイスとして使用する。

BACKGROUND OF THE INVENTION
Transistors are used as either amplifying or switching devices in electronic circuits.

----
特許公表２００４－５３２５３４
WO03001603より引用

「一般に」と「より詳細には」

本発明は、一般に、バイポーラ・トランジスタに関し、より詳細には、ＢｉＣＭＯＳ（バイポーラ・相補型金属酸化膜半導体）トランジスタ集積回路中に突出外因性ベースを備えるバイポーラ・トランジスタを形成するプロセスに関する。

The present invention relates generally to bipolar transistors and, more particularly, to a process for forming a bipolar transistor with a raised extrinsic base in an integrated bipolar and complementary metal-oxide-semiconductor (BiCMOS) transistor circuit.

特許公表２００４－５３２５３４
WO03001603より引用

★「一般に」と「より詳細には」は、定型文中の定型文である。

a bipolar transistor with a raised extrinsic base

【要約】
【課題】突出外因性ベース、エミッタおよびコレクタを備えたバイポーラ・トランジスタを、ゲートを備えたＣＭＯＳ回路と集積化して形成するプロセスを提供すること。

A process for forming a bipolar transistor with a raised extrinsic base (310) over the base (190), an emitter (350), and a buried collector (105) integrated with a CMOS transistor.

【解決手段】ＣＭＯＳおよびバイポーラ区域を有する中間半導体構造を設ける。バイポーラ区域中に真性ベース層を設ける。このＣＭＯＳおよびバイポーラ区域にわたってベース酸化物を形成し、また、これらの区域上に犠牲エミッタ・スタック・シリコン層を被着させる。バイポーラ区域を保護するためにフォトレジストを塗布し、バイポーラ区域上の犠牲層の上部表面が、ＣＭＯＳ区域の上部表面とほぼ同じ高さになるように、この構造をエッチングしてＣＭＯＳ区域からのみ犠牲層を除去する。最後に、ＣＭＯＳおよびバイポーラ区域の両方にわたって、後続のＣＭＰ（化学機械研磨）に適したほぼ平らな上部表面を有する研磨停止層を被着させて、突出外因性ベースを形成する。

An intermediate semiconductor structure is provided having CMOS and bipolar areas. An intrinsic base layer is provided in the bipolar area. A base oxide is formed across, and a sacrificial emitter stack silicon layer is deposited on, both the CMOS and bipolar areas. A photoresist is applied to protect the bipolar area and the structure is etched to remove the sacrificial layer from the CMOS area only such that the top surface of the sacrificial layer on the bipolar area is substantially flush with the top surface of the CMOS area. Finally, a polish stop layer is deposited having a substantially flat top surface across both the CMOS and bipolar areas suitable for subsequent chemical-mechanical polishing (CMP) to form the raised extrinsic base.

特許公表２００４－５３２５３４
WO03001603より引用

更に（さらに）、本発明の方法

更に、本発明の方法は、ドープドシリコン・ゲルマニウム・カーボン合金（SiGe:C）層の製造においても、これらSiGe:C層内のn-型オートドーピングを抑制するために用いることができる。

Furthermore, it is noted that the method of the present invention may also be used in the manufacture of doped silicon-germanium-carbon alloy (SiGe: C) layers to suppress the n-type autodoping in such SiGe: C layers.

特許公表２００４－５３３７１５
WO02079551より引用

purge パージ

この処理サイクルは、当分野において周知のように、処理チャンバをパージと、マルチ層がその上に堆積された半導体ウェーハを冷却することから成る仕上げサイクルにて終了する。

The process cycle ends with a finishing cycle, as known in the art, to purge the process chamber, and to cool down the semiconductor wafer on which the multilayer has been deposited.

特許公表２００４－５３３７１５
WO02079551より引用

＊art
[C,U] (専門の)技術, (特殊な)技芸; 技巧, わざ
（研究社　新英和中辞典より引用）

＊purge　Vt: 清浄にする
NOUN:（不純分子の)粛正, 追放, パージ.

intrinsic（真性の）

Si前駆体のガスフローとGeH4ガスフローは開いたままで、第二の真性SiGe層が成長される。

With the Si precursor gas flow and the GeH4 gas flow still open, the second intrinsic SiGe layer is grown.

特許公表２００４－５３３７１５
WO02079551より引用

after completion of #02

第一の真性SiGe層の成長の後に、B2H6のガスフローが開かれ、SiGe層がホウ素にてドープされ、ドープドSiGe[B]層が形成される。

After completion of the doped SiGe [B] layer, the B2H6 gas flow is stopped.

特許公表２００４－５３３７１５
WO02079551より引用

after some time

After some time, the PH3 flow is slightly reduced. After the growth of the Si [P] layer is completed the PH3 gas flow is stopped.

ある時間の後、PH3のフローが少し低減される。Si[P]層の成長が完了した後に、PH3ガスフローが停止される。

特許公表２００４－５３３７１５
WO02079551より引用

It is noted that ---

各処理時間と層の厚さ間の実際の比は示されてないことに注意する。

It is noted that no indication is given of the actual ratio of the respective processing times and layer thicknesses.

特許公表２００４－５３３７１５
WO02079551より引用

において、on ---

両方の軸において任意単位が用いられている。

On both axes arbitrary units are used.

特許公表２００４－５３３７１５
WO02079551より引用

magnitude, duration

Y-軸はフローの大きさを示し、X-軸は持続時間を示す。

The Y-axis indicates the magnitude of the flow, the X-axis the duration.

特許公表２００４－５３３７１５
WO02079551より引用

be switched on and off

図５は、成長過程を反応物質（プロセスガス）の切替えの観点から簡略的に示す。

Figure 5 schematically illustrates the growing process with respect to the way the reactants (process gases) are switched on and off.

特許公表２００４－５３３７１５
WO02079551より引用

imperfection

ただし、このスロープの鋭さの低減は、本質的な問題ではなく、単なるエピタキシャル反応器のハードウェアの欠陥に過ぎないことに注意する。

It is noted that the reduced steepness of the slopes does not relate to a fundamental problem but to certain imperfections in the hardware of the epitaxial reactor.

特許公表２００４－５３３７１５
WO02079551より引用

中断

SiGe/SiGe[B]/SiGe層のリーディング及びトレーリングスロープは、成長の際にガスフローの中断がされる場合ほどは鋭くない。

The leading and trailing slopes of the SiGe/SiGe [B]/SiGe layer are not as steep as they may be when gas flow interruptions are used during growth.

特許公表２００４－５３３７１５
WO02079551より引用

劣化する、劣化させる

また、この新たな成長方法は（SiGe/SiGe[B]/SiGe層）内のGeプロフィルを若干劣化させることもわかる。

It is also found that the new growing method slightly deteriorates the Ge profile (in the SiGe/SiGe [B]/SiGe layer).

特許公表２００４－５３３７１５
WO02079551より引用

adversely

ただし、Pレベルは、HBT構造に悪影響を与えるほど高くはならない。

However, the P level remains low enough and does not adversely affect the HBT structure.

特許公表２００４－５３３７１５
WO02079551より引用

つまり （コロン）

この場合もある程度の偏析（segregation）は発生する。つまり、成長環境内に、矢印A2にて示されるように、B2H6が解放されると、P信号が（約68nmなる深さにおいて）増加する。

Some segregation still occurs: the releaseof B2H6, indicated by means of arrow A2, in the growing ambient causes an increase of the P signal (at a depth of-68 nm).

特許公表２００４－５３３７１５
WO02079551より引用

矢印A1 arrow Al

PH3フローの停止は矢印A1にて示される。

Switching off the PH3 flow is indicated by means of arrow Al.

特許公表２００４－５３３７１５
WO02079551より引用

drop 落ちる

PH3フローが止められた後、Pのレベルは落ちる。

After the PH3 flow has been switched off, the P level drops.

特許公表２００４－５３３７１５
WO02079551より引用

unlike とは異なり

従来の技術による方法を用いて成長されたプロフィルとは異なり、デバイスの機能を妨害するような大きなPのピークは存在しない。

Unlike the profile grown by means of the method from the prior art, no major P peaks are present, which disturb the functioning of the device.

特許公表２００４－５３３７１５
WO02079551より引用

とりわけ

この成長方法は、とりわけ、HBT構造のコレクタ部分をin-situ n-型ドーピングステップにて成長するのに適する。

Among others this growing method is found to be beneficial in growing the collector part of an HBT structure with an in-situ n-type doping step.

特許公表２００４－５３３７１５
WO02079551より引用

resulting＋名詞 #05

この結果として、層間の遷移幅は劣化するが、通常は問題とならない。

The resulting deterioration of transition widths between layers is usually not harmful.

特許公表２００４－５３３７１５
WO02079551より引用

can be PP by not interrupting --

n-型ドープドSi及びSiGe層の低温減圧エピタキシーの際に各界面の所にn-型ドープドスパイクが発生する問題は、層の組成を変更するき、成長過程を中断しないようにすることで回避することができる

The problem of the occurrence of n-type doped spikes at every interface during low-temperature reduced-pressure epitaxy of n-type doped Si and SiGe layers can be circumvented by not interrupting the growing process when the layer composition is changed.

特許公表２００４－５３３７１５
WO02079551より引用

本発明の方法を用いる

本発明の方法を用いると、AsH3とSiH4の組合わせにて、Asスパイクを成長させることが可能となり、この結果、図１、２及び３においてPスパイクに対して示されるそれと類似するAsプロフィルが得られる。

It is noted that by using the method of the present invention, the combination of AsH3 and SiH4 enables the growth of As spikes and results in similar As profiles as the ones shown in figures 1,2 and 3 for P spikes.

特許公表２００４－５３３７１５
WO02079551より引用

resulting＋名詞 #04

この結果として、遷移（transition）の幅は増加するが、通常は、これによってトランジスタの性能が損なわれることはない。

The resulting increased transition widths usually do not deteriorate the transistor performance.

特許公表２００４－５３３７１５
WO02079551より引用

遷移

このことは、現実には、成長過程の際の、層の組成の変更に伴うガスフローの遷移（transients）のための、フロー安定化フェーズをスキップすることで達成される。

This means in practice that the flow stabilization phase (s) during the growth process is (are) skipped, leading to gas flow transients when the layer composition is changed.

特許公表２００４－５３３７１５
WO02079551より引用

It has been found that

成長を中断しなければ、ドーパント元素Pは層遷移の所に蓄積されず、二次Pスパイクが抑制されることが発見された。

It has been found that if the growth is not interrupted, the dopant element P does not accumulate at the layer transitions and secondary P spikes are suppressed.

特許公表２００４－５３３７１５
WO02079551より引用

適合

これは、二次Pスパイクが回避されるように成長過程を適合化することで達成される。

This can be done by adapting the growing process in such a way that secondary P spikes are avoided.

特許公表２００４－５３３７１５
WO02079551より引用

preclude

n-型ドーパントの蓄積は、とりわけ、Si/SiGe遷移の所では有害であり、このため、in-situ（インサイチュウ）n-型ドーパントを低温減圧下にて用いることは不可能である

The accumulation of n-type dopant is especially harmful at the Si/SiGe transition and precludes the use of in-situ n-type dopant at low temperatures and reduced pressure.

特許公表２００４－５３３７１５
WO02079551より引用

As is known to persons skilled in the art

当業者においては周知のように、HBT構造のような複雑なエピタキシャルマルチ層の成長では、幾度か成長が中断される。

As is known to persons skilled in the art, the growth of a complicated epitaxial multilayer, like a HBT structure, is characterized by several growth interruptions.

特許公表２００４－５３３７１５
WO02079551より引用

it can be derived that

このプロットから、このエピタキシャル層は、図１のやり方と、キャッピング層の成長がこの層の途中で１分間中断され、その後継続されたという事実を除いて、同一のやり方で成長されたことがわかる。
From the plot it can be derived that the epitaxial layer was grown in the same way as the one obtained in Figure 1, except for the fact that the growth of the capping layer was interrupted halfway the layer for one minute and then continued.

特許公表２００４－５３３７１５
WO02079551より引用

従来の技術による （利用している）

図３は、従来の技術による、SiH4フローの一時的中断を伴う成長方法にて製造された、Siキャッピング層を有するP-スパイクのSIMSプロットを示す。

Figure 3 shows a SIMS plot of a P-spike with an Si capping layer, produced by a growing method from the prior art using an interruption in the SiH4 flow.

特許公表２００４－５３３７１５
WO02079551より引用

層の組成

従来の方法によると、層の組成を変えとき、ガスフローを安定化させるために、成長が中断されるが、このとき、Pは引き続きウェーハの表面に供給され、蓄積を続ける。

During the growth interruptions used to stabilize the gas flows when the layer composition is changed, P is still being delivered to the surface of the wafer and accumulates.

特許公表２００４－５３３７１５
WO02079551より引用

類似した（の）

図１に示すそれと類似のドーパントプロフィルを、例えば、ヘテロ接合バイポーラトランジスタ（heterojunction bipolar transistor, HBT）のコレクタ内に用いることを試みた場合、Pスパイクが全ての界面（Si/SiGe、SiGe/SiGe[B]、SiGe/Si）の所に現れ、目標プロフィルが破壊される恐れがある。

When one tries to use a dopant profile similar to that shown in Figure1, for example in the collector of a heterojunction bipolar transistor (HBT), P spikes pop up at every interface (Si/SiGe, SiGe/SiGe [B], SiGe/Si), which destroy the target profile.

特許公表２００４－５３３７１５
WO02079551より引用

in contrast to #02

SiH4をSiの前駆体として用いて成長される図１のドーパントプロフィルとは対照的に、この場合はスパイクは存在せず、単にオートドーピングテールのみが存在する。

In contrast to the dopant profile of Figure 1 that is grown using SiH4 as the Si precursor, there is no spike in this case, just an autodoping tail.

特許公表２００４－５３３７１５
WO02079551より引用

典型例

図２には、SiH2Cl2から成長される、キャッピング層を有するPスパイクを成長させる試みの典型例が示される。

In Figure 2 a typical example is shown of an attempt to grow a P spike with a capping layer grown fromSiH2Cl2.

特許公表２００４－５３３７１５
WO02079551より引用

約一桁

ただし、Pスパイクは、オートドーピングテールより規模が約一桁大きなために使用することはできる。

Nevertheless, the P spike may be useable as it is about one order of magnitude higher than the autodoping tail.

特許公表２００４－５３３７１５
WO02079551より引用

成長方法

図１は、従来の技術による、SiH4フローを（H2をキャリアガスとして）用いる成長方法によって製造された、Siキャッピング層を有するp-ドープドエピタキシャルSi層（Pスパイク）のSIMSプロットを示す。

Figure 1 shows an SIMS plot of a P-doped epitaxial Si layer (P spike) with an
Si capping layer, produced by a growing method from the prior art using an SiH4 flow (with
Ha as the carrier gas).

特許公表２００４－５３３７１５
WO02079551より引用

in accordance with the present invention

これら結果の分析は、本発明による方法を用いてn-型ドープドエピタキシャルSi或いはSiGe層を成長させることで達成される改善を明白に示す。

The analysis of these results will clearly show the improvement obtained by growing such doped epitaxial Si or SiGe layers by means of a method in accordance with the present invention.

特許公表２００４－５３３７１５
WO02079551より引用

resulting from #02

これら実験から得られたドーパントプロフィルが二次イオン質量分析法（Secondary Ion Mass Spectroscopy, SIMS）を用いて測定された。

The dopant profiles resulting from these experiments are measured by Secondary Ion Mass Spectroscopy.

特許公表２００４－５３３７１５
WO02079551より引用

hereinbelow

以下では本発明による成長方法を、n-型ドープドエピタキシャルSi或いはSiGe層の成長に関する幾つかの実験を用いて説明する。

Hereinbelow, the growth method according to the present invention will be explained by means of some experiments which illustrate thegrowthxf n-type doped epitaxial Si or SiGe layers.

特許公表２００４－５３３７１５
WO02079551より引用

定型文書 #22

以下では、本発明を幾つかの図面を参照しながら説明するが、これは、専ら解説の目的とし、添付のクレームに記載される保護の範囲を制限することを意図するものではない。

Below, the invention will be explained with reference to some drawings, which are intended for illustration purposes only and not to limit the scope of protection as defined in the accompanying claims.

特許公表２００４－５３３７１５
WO02079551より引用

moreover 更に

更に、この方法にて、厚いドープドエピタキシャル層（スパイク）を成長させることもできる。

Moreover, the method enables the growth of thin doped epitaxial layers (spikes).

特許公表２００４－５３３７１５
WO02079551より引用

本発明によるXX、XX according to the present invention

本発明によるこの成長方法によると、エピタキシャル層内のドーパントプロフィル（dopant profiles）の境界及び形状がより良く定義（区画）される。
The growth method according to the present invention results in better defined limits and shapes of dopant profiles in epitaxial layers.

特許公表２００４－５３３７１５
WO02079551より引用

プリアンブルに記載される #02

この目的が請求項1のプリアンブルに記載されるような半導体デバイスを製造する方法であって、スタックが一つの連続する成長サイクルにて成長されることを特徴とする方法によって達成される。

This object is achieved by the method of manufacturing a semiconductor device, as defined in the preamble of claim 1, wherein the stack is grown in one continuous growth cycle.

特許公表２００４－５３３７１５
WO02079551より引用

本発明の目的

本発明の目的は、請求項1のプリアンブルに記載されるような半導体デバイスを製造する方法であって、エピタキシャル層内のn-型オートドーピングが強く抑圧されることを特徴とする方法を提供することにある。

It is an object of the present invention to provide a method of manufacturing a semiconductor device, as defined in the preamble of claim1, in which the occurrence of ntype autodoping in epitaxial layers is strongly suppressed.

特許公表２００４－５３３７１５
WO02079551より引用

従来の技術 prior art

さらに、従来の技術によるこれら各方法においては、ある時点において、半導体材が高温ステップにさらされ、このため半導体材料内のドーパントプロフィルがこのような高温での比較的迅速な拡散により劣化する。

Furthermore, the formation of shallow layers (i. e., well below one micrometer) with well-defined and abrupt n-type dopant profiles does not appear feasible if use is made of these methods from the prior art.

特許公表２００４－５３３７１５
WO02079551より引用

特開平xx-xxxxx号公報

特開平8-203831号公報は、異なる電子特性を有する二つ或いはそれ以上の（サブ）層から成る単結晶層を、CVDエピタキシャル過程にて、成長させる方法を開示する。

JP-8-203831A discloses a method for growing, in a CVD epitaxy process, a single crystal layer consisting of two or more (sub) layers having different electronic properties.

特許公表２００４－５３３７１５
WO02079551より引用

係る relate to

加えて、この米国特許第6,007,624号明細書の方法は、埋め込み層からのオートドーピングの特定の排除のみに係る。

Also, the method of US 6,007,624 relates only to the specific preclusion of autodoping from buried layers.

特許公表２００４－５３３７１５
WO02079551より引用

●relate toは「…に関する」で多用される。

短所として

ただし、短所として、キャッピング層を成長させる際の処理温度が低いために、キャッピング層が完全にエピタキシャル成長しないことがある。

Disadvantageously, due to the low process temperature during growth of the capping layer, the capping layer may not be fully epitaxial.

特許公表２００４－５３３７１５
WO02079551より引用

XX層の形成

このキャッピング層を形成した後に温度が上げられ、さらなるエピタキシャル層が成長される。

After formation of this capping layer, the temperature is increased and a further epitaxial layer is grown.

特許公表２００４－５３３７１５
WO02079551より引用

XX層が成長される 成長する

低温超高真空CVD過程（500°Cから850°C）にて、エピタキシャルシリコンの薄いキャッピング層が成長される。

In a low-temperature ultra high vacuum CVD process (at 500-850 C), a thin capping layer of epitaxial silicon is grown.

特許公表２００４－５３３７１５
WO02079551より引用

米国特許第xxx号明細書は…を開示する

米国特許第6,007,624号明細書は、エピタキシャルSi層を成長する方法であって、オートドーピングが制御される方法を開示する。

US 6,007,624 discloses a method of growing epitaxial Si layers wherein autodoping is controlled.

特許公表２００４－５３３７１５
WO02079551より引用

何℃から何℃の間

この過程の際の温度は800°Cから1300°Cの間とされる。

The temperature during such a process is between 800 and 1300 C.

特許公表２００４－５３３７１５
WO02079551より引用

米国特許第xxx号明細書

米国特許第3,669,769号明細書は、単結晶Si上にエピタキシャル層を、エピタキシャル層のオートドーピングを最小限に押さえながら成長させる方法を開示する。

From US 3,669,769 a method is known to grow epitaxial layers on monocrystalline Si while minimizing the autodoping effect of the epitaxial layer.

特許公表２００４－５３３７１５
WO02079551より引用

有害

ただし、高温での処理は、マイクロエレクトロニックデバイスの製造においては、デバイスの形状サイズがこのような高温におけるドーパントの拡散距離（diffusion length）と較べて小さなため、有害である。

However, the high temperature may still be detrimental in microelectronic device manufacturing since device feature sizes are small in comparison with the diffusion length of a dopant at such a high temperature.

特許公表２００４－５３３７１５
WO02079551より引用

吸着される、吸着する

この高温処理は、とりわけ減圧（reduced pressure）にて遂行された場合は、反応器チャンバの内側面及びウェーハ表面の所に吸着されるドーパント種の量も低減する。

The high-temperature treatment, especially when performed at reduced pressure, also reduces the amount of dopant species adsorbed at the inner surfaces of the reactor chamber and at the wafer surface.

特許公表２００４－５３３７１５
WO02079551より引用

さらされる be exposed to

従来は、ウェーハは、エピタキシャル成長過程を開始する前に、表面から自然酸化膜（native oxide）を除去するために、水素含有環境内で高温（約1000°C或いはそれ以上）にさらされた。

Conventionally, the wafer is exposed to a high temperature (-1000 C or higher) in a hydrogen-containing ambient to remove native oxide from the surface before the start of the epitaxial growth process.

特許公表２００４－５３３７１５
WO02079551より引用

起因して

典型的には、このオートドーピング現象は、下側層からのドーパントが成長されたエピタキシャル層内に（高温）拡散されること、エピタキシー反応器の壁及び基板ホルダからドーパント種が放出されること、及び基板の前面及び背面からドーパント種の蒸発することに起因して発生する。

Typically, such an autodoping effect occurs due to (high-temperature) diffusion of a dopant from the underlying layer into the grown epitaxial layer, due to desorption of dopant species from the walls and the substrate holder of an epitaxy reactor vessel, and due to evaporation of dopant species from the front and back side of the substrate.

特許公表２００４－５３３７１５
WO02079551より引用

differ from

このタイプのエピタキシャル成長過程におけるこの現象のために、得られるドーパントプロフィルが所望のプロフィルからずれることがある。

Due to this effect in such an epitaxial growth process, the dopant profile obtained will differ from the desired profile.

特許公表２００４－５３３７１５
WO02079551より引用

It is known in the art that --

当分野においては、Si或いはSiGeのエピタキシャル成長を低温ドーピングと組合わせて遂行する場合、ドーパントの供給を止めた後も、ドーパントの取り込みが継続されることが知られている。

It is known in the art that during epitaxial growth of Si or SiGe in combination with doping at a low temperature, the incorporation of dopant continues after switching off the dopant supply.

特許公表２００４－５３３７１５
WO02079551より引用

プリアンブルに記載される #01

本発明は請求項1のプリアンブルに記載されるような半導体デバイスを製造する方法に係る。

The present invention relates to a method of manufacturing a semiconductor device, as defined in the preamble of claim 1.

------
特許公表２００４－５３３７１５
WO02079551より引用

定型文書 #21

利点、他の有利な点、及び問題の解決策が特定の実施形態に基づいて記載されてきた。しかし、利点、他の有利な点、問題の解決策、及びいかなる利点の要因、有利な点の要因、解決策を生じ或いはより明白とする要因はいかなる請求項の重要な、必要な、又は不可欠な特性又は要素として解釈されない。ここで使用された、“からなる”、“構成されている”の用語、又はそれらの他の表現は非排除的な包括として規定し、要素のリストとして構成されるこれらの処理、方法、物品、又は装置は、それらの要素だけを含むのではなく、リストに明示されなかった又は固有の処理、方法、物品、装置等の他の要素を含み得る。

Benefits, other advantages, and solutions to problems have been described above with regard to specific embodiments.

However, the benefits, advantages, solutions to problems, and any element (s) that may cause any benefit, advantage, or solution to occur or become more pronounced are not to be construed as a critical, required, or essential feature or element of any or all the claims. As used herein, the terms "comprises," "comprising," or any other variation thereof, are intended to cover a non-exclusive inclusion, such that a process, method, article, or apparatus that comprises a list of elements does not include only those elements but may include other elements not expressly listed or inherent to such process, method, article, or apparatus.

特許公表２００４－５３５６６７
WO02091441より引用

定型文書 #20

上記の明細書により、本発明は特定の実施形態に基づいて記載してきた。しかし、当業者は様々な変更や変形は添付した本発明の特許請求の範囲に反することなく行われる。従って、明細書と図は説明上のもので制約的なものでない、またこれら全ての変更は本発明の範囲に内包されるものである。

In the foregoing specification, the invention has been described with reference to specific embodiments. However, one of ordinary skill in the art appreciates that various modifications and changes can be made without departing from the scope of the present invention as set forth in the claims below. Accordingly, the specification and figures are to be regarded in an illustrative rather than a restrictive sense, and all such modifications are intended to be included within the scope of present invention.

特許公表２００４－５３５６６７
WO02091441より引用

there is a need for --

従って、回折格子を製造するための製造技術の必要性及び高品質の回折格子の必要性がある。

Thus, there is a need for a manufacturable technique for making a diffraction grating and a need for diffraction gratings of high quality.

特許公表２００４－５３５６６７
WO02091441より引用

there are situations where, in which case

さらに平滑さを実現することは困難である。そのため、偏光を有することを必要としないことが望ましい状況があり、そのような場合には、結合は非常に非効率的となるであろう。

Also smoothness has been difficult to achieve. So, there are situations where it may be desirable to not have to have polarized lights in which case the coupling would be very inefficient.

特許公表２００４－５３５６６７
WO02091441より引用

have been provided in XX XXにおいて提供される

典型的にこれらは偏光と共に使用される。偏光を使用することは、従来技術において提供される典型的な回折格子においてより効率的であるためである。

Typically these are used with polarized light because that is more efficient in the typical grating that has been provided in the prior art.

特許公表２００４－５３５６６７
WO02091441より引用

be coordinated with

回折格子フィーチャの間隔はさらに形状に合せて整合される。

The spacing of the grating features is also coordinated with the shape.

特許公表２００４－５３５６６７
WO02091441より引

平滑

フィーチャはある集積回路から次の集積回路まで平滑（スムース）且つ不変でなければならない。

The feature must be smooth and consistent from one integrated circuit to the next.

特許公表２００４－５３５６６７
WO02091441より引用

平滑な smooth; level; flat; even.
（研究社　新和英大辞典第５版より引用）

provide＋(good)＋XXX

個々の回折格子フィーチャに関して、形状が予測可能であること、及び導波路と回折格子との間における光の良好な結合並びに伝播を提供する形状を有することが重要である。

With respect to these individual grating features, it is important that the shape be predictable and that it have a shape which provides good coupling and transmission of the light between the waveguide and the grating.

特許公表２００４－５３５６６７
WO02091441より引用

also さらに

さらに、回折格子フィーチャの形状は重要である。
Also, the shape of the grating features is important.

特許公表２００４－５３５６６７
WO02091441より引用

the＋Ving（the patterning）

電子ビーム技術は、幾分効率的であるが、電子ビームによりパターニングを実現するためには時間が必要となるので好ましくない。

This is undesirable, although somewhat effective, because of the time required to achieve the patterning by e-beam.

特許公表２００４－５３５６６７
WO02091441より引用

和文＝現在形、英文＝現在完了形

典型的に集積回路回折格子は電子ビーム技術により実現される。。

Typically integrated circuit diffraction grating has been achieved by e-beam techniques.

特許公表２００４－５３５６６７
WO02091441より引用

現在完了形の文章

                  

集積回路速度の顕著な改良に潜在的に有用であることが分かっている高周波数のために、これを実現することは製造手法上困難であった。

This has been difficult to achieve in a manufacturable manner for the high frequencies that are being found to potentially useful in significantly improving the speed of integrated circuits.

特許公表２００４－５３５６６７
WO02091441より引用

現在完了形の文章

                  

集積回路速度の顕著な改良に潜在的に有用であることが分かっている高周波数のために、これを実現することは製造手法上困難であった。

This has been difficult to achieve in a manufacturable manner for the high frequencies that are being found to potentially useful in significantly improving the speed of integrated circuits.

特許公表２００４－５３５６６７
WO02091441より引用

frequencies（複数形）

より詳細には、高周波数は、より小さな周期を有するフィーチャを必要とする。より小さな周期とは、フィーチャが相互に接近する必要があることを有効に意味している。

In particular, higher frequencies require features that have a smaller period which effectively means they have to becloser together.

特許公表２００４－５３５６６７
WO02091441より引用

させるため for -- to be (ADV) PP

光を有効に屈曲させるため、フィーチャは、特定の所望の特性を有するフィーチャ自身と同様に、特定の空間的周期性を有する。

For the light to be effectively bent, the features have a certain spatial periodicity as well as the features themselves having certain desirable characteristics.

特許公表２００４－５３５６６７
WO02091441より引用

in a [some] measure

この屈曲は、ほとんど光の周波数に依存する。

This bending is dependent in a large measure on the frequency of the light.

特許公表２００４－５３５６６７
WO02091441より引用

※研究社　リーダーズでは、以下の定義になっている。
in a [some] measure ある程度, 幾分.

離間する、離間される（space）

フィーチャは所望の屈曲を実現させる関係をなして離間される必要がある。

The features must be spaced apart in a relationship that provides for the desirable bending to occur.

特許公表２００４－５３５６６７
WO02091441より引用

One of --(複数) is that --

困難のうちの一つは回折格子が好適には複数の回折格子フィーチャから形成されることである。

One of the difficulties is that the grating is made up desirably of a number of grating features.

特許公表２００４－５３５６６７
WO02091441より引用

outside

これは、２点間の光をインターフェースすることが必要な場合に常に非常に望ましく、従って光が導波路に沿って伝播され、かつ好適には導波路の外部へ伝播される場合、又は光が導波路の外部で発生し、かつ好適には導波路内に入る場合、回折格子はこれを実現するために利用され得る。

This is very desirable anytime there is a need to interface light between two points so that if light is being transmitted along a waveguide and is desirably sent outside of the waveguide or light is originating outside the waveguide and is desirably to be in the waveguide, a grating can be utilized to achieve this.

特許公表２００４－５３５６６７
WO02091441より引用

周知である #02

光結合に技術の一つは回折格子として周知である。

One of the techniques used in opto-coupling is known as diffraction grating.

特許公表２００４－５３５６６７
WO02091441より引用

光結合素子構造及びその方法

光結合素子構造及びその方法

本発明は光結合に関する。より詳細には、光結合において有用な集積回路素子構造に関する。

AN OPTO-COUPLING DEVICE STRUCTURE AND METHOD
THEREFOR

This invention relates to opto-coupling and, more particularly, to integrated circuit device structures useful in opto-coupling.

特許公表２００４－５３５６６７
WO02091441より引用

insensitivity

表１から、表１に示した温度条件及び流量条件の範囲、特に、ゲルマンの流量の範囲で、優れた均一性を有するフィルムが得られることが分かった。また、トリシランが用いられているので、成膜が、表面形態に比較的鈍感であることを示している。

The results shown in Table 1 demonstrate that highly uniform films can be prepared over a range of temperatures and flow rate conditions, particularly over a range of germane concentration, and further illustrate the relative insensitivity of deposition to surface morphology when trisilane is used.

特許公表２００５－５０３０００
WO02065517より引用

傾斜角

ＳｉＧｅフィルムをＳＥＭにより観察した結果、図８及び図９（図６、図７に示したものと、それぞれ同じ倍率と傾斜角）に示したＳＥＭ顕微鏡写真に表されているように、ＳｉＧｅフィルムは極めて均一な面であることが分かった。

SEM of the SiGe film revealed a much more uniform surface, as demonstrated in the SEM micrographs shown in Figures 8 and 9 (same magnifications and tilt angles as Figures 6 and 7, respectively).

特許公表２００５－５０３０００
WO02065517より引用

XXX proceeded by YYY

このアイランドタイプの成長は、はじめに分離した核が表面に形成され、次にそれらが一緒に成長し、示されているアイランドを形成することによって成膜されることを示している。

This island type deposition shows that deposition proceeded by a process in which isolated nuclei first formed on the surface, then grew together to form the islands shown.

特許公表２００５－５０３０００
WO02065517より引用

as demonstrated in --

ＳｉＧｅフィルムを走査型電子顕微鏡（ＳＥＭ）で観察した結果、図６及び図７に示したＳＥＭ写真に表されているように、アイランドタイプの成長を示すピラミッド型のカットされた(faceted)粒となっていることが明らかとなった。

Scanning electron microscopy (SEM) of the SiGe film revealed pyramidal, faceted grains indicative of an island-type deposition, as demonstrated in the SEM micrographs shown in Figures 6 and 7.

as well as an increase --

これは、バッファ層の成膜やパターン化に必要なプロセスのステップを省略することによって、この構造を形成するための製造コストを実質的に節減できることを意味しており、デバイスの全製造工程においてスループットが上昇することも示している。

This represents a substantial savings in manufacturing costs for the deposition of this structure by virtue of the elimination of the process steps used to deposit and pattern the buffer layer, as well as an increase in throughput for the entire device manufacturing flow.

特許公表２００５－５０３０００
WO02065517より引用